zch951127的博客

处理器的设计和SOC的一些部件的复习

处理器架构复习

1

VHDL的综合的意义在于将程序转变为实际的电路，在实际的电路中各个元器件都会有参数和限制使得其运行并不会那么完美。所以为了得到更实际的电路并且了解逻辑电路细节的性能信息，我们需要synthesis这个步骤来生成各种不同的report。在这一步中编译器的功能还有一个就是对实际的电路进行优化，这就是synthesis and optimization中的内容了。在synopsys可运行的脚本程序以及...

所谓register file就是一大堆连在一起的寄存器，对于单个的寄存器，寄存器有两个端，一个是用于读（输出）一个用于写（输入）每一个时钟周期来临的时候都会将寄存器中的数据更新成为当前的输入，而在输出端则可以见到当前寄存器中的值。常用的寄存器结构如下所示，其中load引脚用于选择寄存器是更新还是保值：为了把寄存器都连起来寄存器堆的结构如下所示，W_addr用于选择寄存器输入的端口，即选择输入...

CMOS逻辑介绍CMOS（complementary MOS）是由PMOS和NMOS组成的逻辑电路，和门电路不同，这种电路的逻辑实现是用MOS管的开关特性实现的。其可以用相对较少的transistor实现逻辑运算和表达。而常用的与非门（NAND）和或非门（NOR）就是CMOS实现的一种逻辑而已。在CMOS技术中PMOS和NMOS相当于两种不同的开关电路其S和D极之间的导通由G极来控制，其这...

今天DEBUG失败，最终的程序还是被deadline打败了，今天主要的收获只有这么几个：1. 对于整个carry generator的结构的理解上来说，有一排是比较特殊的，即由ai,bi 生成Gi和Pi的过程。这一排出来之后可以直接转变为和，然后再由这一层生成后面的和如下图所示，后面两个是在有进位的情况下用的，如果没有，把g0设为0。2. 对于这个还有一个问题就是生成最终的进位结果的问...

控制器CPU的运行可以分成很多个部分，每一个部分是否运行以及怎么运行需要使用一些结构来对CPU中的MUX进行选择，这样就能保证CPU的运行是有序的。主要用来控制的器件有一下几种：FSM（用传统的FSM进行控制，对每一个状态进行编码，从而向CPU输出编码即可控制CPU的运行） HARDWARE（用一个可以寻址的LUT对应每一个控制信号） MICROPROGRAMED（在MICROMEMO...

debug经验笔记今天通过对petium 4的vhd文件工程进行debug主要发现了如下几个问题在carry generator生成进位的逻辑上有问题。在电路中A(n),B(n)为输入引脚，经过生成了第一层的P和G，其公式如下：然后再经过另一个结构生成以后的P和G公式为下在写carry_generator的时候注意第一个进位的输出应该是上一个carry_generator的...

register 是用来存放程序中需要暂存数据的一个寄存单元，当调用线程或者说子程序的时候这些程序都需要有自己的工作空间，所以在调用的时候要分配好运行的寄存器资源调度。这里的寄存器资源调度都是以Berkeley-risc芯片架构作为基础的。其寄存器组(register file)外观结构如下图所示为一个拥有N个M位寄存器的register file：其输入和输出端口由input sel和两...

对乘法器的理解乘法器的原理就是用二进制乘法竖式得来的如下图所示，只有在二进制位上为1时才会不为零，其结果可以表示为广义化就变成了下面的式子：根据此就可以得到一个最简单的乘法器——array multiplier：critical path：the sequence of stages determining the minimum time needed fo...

一个多位加法器可以由多个一位加法器拼接而成，其加法器的逻辑表达式为：

Ultra Sparc 系列是SUN微电子系统公司设计的一款面向商业用途的芯片，这个系列是目前而言市面上唯一一款开源的64位处理器，也是唯一一款开源的CMT微处理器。可以搜索OpenSparc找到一些相关的资料。这款芯片的设计思想是建立在流水线优化技术弹尽粮绝的基础之上的，并且用于提高单个线程的性能的技术又会经常使得处理器结构变得很复杂且流水线的利用率和能耗的参数会变得很差劲。所以ultras...

P4架构简介pentium4架构是intel公司推出的第7代处理器架构，属于超标量处理器，一次性可以issue多达4个指令，因此其处理速度理论上可以提升至CPU时钟速率的4倍，其同时支持CISC和RISC指令集。相比较第七代处理器架构和第六代处理器架构上有一定的改进但是总体而言并不大，下图为pentium4和pentium2架构图，不同在于其将某一些结构进行了容量的扩展，比如说BTB的entr...

目录ISA（instruction sets architecture）RISC架构和CISC架构比较各种不同的架构介绍ISA（instruction sets architecture）标准的ISA结构如下图所示，其操作的阶段主要分为3个：取指（fetch）,译码（decode）,执行（excecute）（这个控制寄存器和data path以及整个工作流程的动...