Synthesis and Optimization
文章平均质量分 91
EDA工具原理,以及Synthesis算法逻辑。因为是英文授课所以会穿插一些英文,如果有不懂的地方欢迎私信讨论。
Akimoto Akira
这个作者很懒,什么都没留下…
展开
-
Power Modeling and Analysis
针对CMOS逻辑电路,在晶体管上的损耗主要由两部分组成:Ptot=Pstatic+PdynamicP_{tot}=P_{static}+P_{dynamic}Ptot=Pstatic+PdynamicPdynamicP_{dynamic}Pdynamic: The power dissipated when the circuit is active.PstaticP_{static}Pstatic: The power disspated when the circuit is not原创 2022-07-01 22:51:16 · 250 阅读 · 0 评论 -
Timing Modeling and Analysis
这一章我们要阐明的是如何优化逻辑电路中与时间有关的参数,首先第一步依旧是建模。在建模前需要了解几个重要的参数,这几个参数需要在咱们的模型中进行表述。arrival time::一个给定信号准备好的时间点required time:某个操作准备下一个节点所需的数据所需要的时间slack:实际arrival time和预先估计好的arrival time之间的差(这部分时间可以进行调节)图Fig1为一个模型例子,齐总圆形和方形的节点表示信号准备好的时间 i.e arrival time.连接各个节点原创 2021-04-06 06:26:14 · 435 阅读 · 0 评论 -
Multi-level Optimization (Algeraic & Boolean)
这一章需要阐明的是另一个不同的优化思路 multi-level optimization,这个方法与2-level optimization的区别在于其对逻辑电路的表达方式。2-level之所以叫做2-level是因为其表达式中只有两个层级,i.e 表达式的形式为( )+( )+…,其中()里的一定是一个单项式(monomial)。而multi-level则会有不止一个层级 i.e ()中可能是一个被使用公因子合并后的多项式,i.e (()()…())+(()()…())+…的形式。使用逻辑结构图来表示如下原创 2021-04-06 01:02:20 · 971 阅读 · 0 评论 -
2 level optimization
在刚接触数字电子技术的时候我们就学过karnaugh-map用于化简复杂的组合逻辑电路,作为EDA工具处理大型组合逻辑电路自然需要告诉计算机到底要怎么去处理这种组合逻辑的化简。通常而言,除了使用karnaugh-map以外还可以使用cube notation和truth table来表示同样的组合逻辑电路,当然化简的方法和思路也会不一样。但是化简最终达成的目标是一样的:减少表达式中implicant(蕴含项)的个数减少literal(变量)的个数Cube notation如图所示即为一个组合逻辑原创 2021-03-20 04:11:29 · 1116 阅读 · 0 评论 -
Sharing and binding
文章目录SharingLeft-edge AlgorithmBinding这两个方案提出主要是为了解决resource占用期间的硬件冲突的问题并且减少对硬件资源的使用。Sharing的主要思想是同一个硬件资源给同一类操作轮流使用,而binding则是将不同的操作绑定到与其功能相适应的硬件上。显然对于binding问题而言,一类操作可以对应不同结构而功能相同的实体硬件。为了方便描述这些问题,这里引进了Compability modeling 和Conflict modeling两个模型。如图Fig1所示,原创 2021-03-17 21:22:42 · 400 阅读 · 0 评论 -
Scheduling
这一节中将要介绍的是集成电路优化中的Scheduling。这一部分主要的工作是安排灭一部操作的顺序,使得其可以充分利用时间和芯片上的资源。为了更直观地表达,这里选用的model是Sequencing DFG.在scheduling的过程中,在实际应用中会有各种各样的限制,主要的限制有时间,片上资源,area等。基本的Scheduling算法有ASAP和ALAP。其算法如下Fig1中伪代码所示。Fig1 ASAP and ALAPASAP的主要思想是先将启示的节点固定,然后在下一个时钟周期内安排上所原创 2021-03-17 05:05:53 · 1610 阅读 · 0 评论 -
Hardware Modeling
目录logic networksstate diagramsDataflow Graphs对于硬件的建模其实有很多方式,前面一章中提到了的有使用HDL进行建模,当然硬件建模肯定不仅仅限于这一种方式。建模方式往往是根据需求来进行选择。为了方便分析系统的性能抑或是方便理解优化表达逻辑使用的硬件布局方式,这里使用了abstract model。这一类模型和HDL model一样可以分为不同的抽象等级,这里着重介绍在logic-level 下和architectural/RT-level 下的几个模原创 2021-03-16 08:31:19 · 746 阅读 · 0 评论 -
Introduction
目录微电子设计主要平台和实现方式微电子设计流程简介模型抽象(modeling abstraction)微电子设计主要平台和实现方式目前而言对于集成数字电路的设计来说主要的技术有两种一种是ASIC另一种是FPGA。 这两者虽然说表达的逻辑一样而且也是芯片设计,但是这两种方式在物理层面上实现的方式不同。组成ASIC的单元是MOS晶体管,目前来说主要的工艺有CMOS和FINFET。而FPGA设计则是大批量生产ASIC之前的工作。一般而言会先使用FPGA进行prototype的设计,如果测试原创 2021-03-16 05:40:03 · 183 阅读 · 0 评论