Reset Vector——复位向量 Exception Vector——执行向量

Reset Vector——复位向量
Exception Vector——执行向量

首先说明两个向量地址都存储着程序。下面分别进行解释。


                                        Reset Vector——复位向量
当FPGA进行复位时,FPGA就重新开始执行重新,这是就需要从EPCS中读取程序。由于FPGA的程序存放在EPCS中,所以Reset Vector为EPCS。
                                        Exception Vector——执行向量
在FPGA运行时,首先需要将程序从EPCS中读取,存放在SDRAM中,之后才进行运作。

以上原理和51单片机执行原理一样。


  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
在VHDL中,reset通常用于将电路或模块的状态恢复到初始状态。它是一个控制信号,当接收到特定的触发条件时,会将电路或模块的内部状态重置为预定义的值。在VHDL中,reset信号通常是一个输入端口,可以是一个逻辑信号或一个标准逻辑类型(如STD_LOGIC)。当reset信号为高电平(或逻辑1)时,电路或模块会执行重置操作。重置操作的具体实现方式取决于设计需求和使用的技术。在某些情况下,可以使用特定的重置电路或逻辑来实现reset功能。在其他情况下,可以使用条件语句或状态机来处理reset信号。总之,reset在VHDL中是一个常用的控制信号,用于初始化电路或模块的状态。 #### 引用[.reference_title] - *1* *2* [北邮计院数电第五章——VHDL语言](https://blog.csdn.net/weixin_45206746/article/details/111321639)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [❀工信工实验参考——《VHDL实验2——数码管及分频器》](https://blog.csdn.net/Scut_Ty/article/details/128360993)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值