PCB 布局布线规则

1. Bypass Cap 必须放置在相应pin 脚的正下方。AVCC-AP、VRP、VRA1、VRA2 网络上的到地电阻和电容必须单点接地。采用交驱时，HP-GND 需要从耳机端拉30mil 的走线到主控端在以上网络的单点接地点处连接。
2. PCB走线优先走晶振，晶振电路接近IC，与主控晶振出线PIN 的距离<300mil。
3. CPU中间接地焊盘建议用“井”字连接，以减小过孔的阻抗。
4. 充电电路layout 注意事项，整个环路尽量短，距离<180mil
5. PMIC底层地平面处理：给底层尽量完整的地平面，能更有效的解决散热问题。同时底部的PAD 需要和地平面以全连接的方式铺铜。
6. 为了提高电流检测精度，PCB Layout 必须注意以下几点：
7. BAT 充电路径为PS->VIN_CHG->LX_CHG->电感->限流电阻->采样电阻->BAT，走线线宽>=120mil；限流电阻/采样电阻的引线必须从焊盘两端平行向外拉出，先用40mil 从电阻焊盘引出，之后再加大线宽到>120mil；而且保证电池尽量靠近PMIC，如下图所示。
8.      BAT 放电路径为VBT->采样电阻->外部PMOS->PS，走线线宽>=120mil；采样电阻的引线必须从焊盘两端平行向外拉出；先用40mil 从电阻焊盘引出，之后再加大线宽到>120mil；如下图所示
9. BATSENSE、LOADSENSE 与采样电阻间的走线采用6-10mil，CHSENSEN、CHSENSEP 与限流电阻间的走线采用6-10mil；采样电阻/限流电阻的引线必须从焊盘两端平行向里拉出，如下图所示。
10.  
11.  
12.  CHSENSEN 要避免受到LX_CHG 干扰，必须通过地线作隔离,如下图所示。
13.  采样电阻和限流电阻的滤波电容尽量靠近电阻放置
14. 充电电路走线不要与其它走线平行。
15. 为了避免DCDC 对VREF 的影响，必须将地层紧邻摆放PMU 器件的层摆放，如PMU 及电感器件放在顶层，则地层应该放在第二层，利用地层屏蔽DCDC 工作时对VREF的干扰。
16. DCDC和charger 的输入端VIN1-5 和VIN_CHG 的输入滤波电容应尽量靠近输入Pin 脚，输入通路最好先经过电容后进Pin 脚，以达到更好的滤波效果。
17. ------------------------------------------------------------------------20210908 待续ing