【工程源码】基于FPGA的OV5640数据流接收和应用基本逻辑设计

本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。

 

OV5640提供了一个DVP接口用来输出采集到的图像数据流,本文提供了一个将DVP接口的图像数据接收并转换为RGB565图像格式的控制逻辑,使用该控制逻辑,可以非常方便的将摄像头输出的图像数据以RGB565像素格式写入到RAM或FIFO中


这是一个非常好用的OV5640摄像头数据流接口,不仅能够接收数据流,还能够实时输出每个像素的X、Y坐标,以供某些对图像像素位置有需求的应用中使用。同时,该逻辑还实现了对摄像头刚开始输出图像的前10帧数据的舍弃工作,让可能存在的不稳定图像不被输出。
该模块已经用于我们的基于FPGA的图像采集显示系统中。大家可以根据应用说明文档介绍的方法将该控制器加入到自己的设计中并使用。

特别声明,整个代码由小梅哥团队开发,可供广大网友学习使用。

附件中不仅提供了数据流接口代码,还提供了对应的测试脚本。使用Quartus II 13.0打开后可直接运行仿真。

 

 

FPGA读写OV5640摄像头显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。 本实验将采用 500 万像素的 OV5640 摄像头模组(模块型号:AN5640)为大家显示更高分辨率 的视频画面。OV5640 摄像头模组最大支持 QSXGA (2592x1944)的拍照功能,支持 1080P、720P、 VGA、QVGA 视频图像输出。本实验将 OV5640 配置为 RGB565 输出,先将视频数据写入外部存储 器,再从外部存储器读取送到 VGA、LCD 等显示模块。 module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data ); parameter
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值