验证中的硬件模拟（Emulation）

模拟是一种将设计转化为能够在专用硬件上执行的实现的技术。这个实现与最终的实现没有任何对应关系，它是针对特定的技术库。相反，模拟器具有许多能够承担的功能（例如FPGA），可编程互连（尽管一些早期模拟器使用固定互连）的模块和试图在可编程元件之间分割电路的软件工具链，配置互连并提供一个运行时环境，使模拟器看起来类似于逻辑仿真器。

模拟器可以连接到运行在逻辑仿真器中的测试平台或电路的其他部分。这有时称为协同仿真或模拟加速。或者，模拟器可以连接到现场系统。这通常称为在线仿真。

模拟器比仿真器更快，并且可以具有更高的容量。自单处理器性能停止扩展以来，这种情况变得越来越真实。逻辑仿真过程并不容易进行并行处理，并且随着设计变得越来越大，仿真器正在努力应对设计日益庞大和复杂性以及计算技术进步所带来的巨大收益。这使得模拟器更具吸引力。不利的一面是，模拟器比仿真器要昂贵得多，尽管多年来每个门的成本一直在稳步下降，实际上比设计大小的增长更快。这意味着他们越来越负担得起，越来越需要。

我们所熟知的模拟器有Cadence的Palladium、Mentor Graphics的Veloce，以及Synopsys的ZeBu等平台。最新Cadence 的 Palladium Z1。该平台可以执行多达2304个并行作业，拥有400万个门的粒度，并可扩展至92亿门。如果芯片规模超百亿门，那么那就得买两台Z1，单台几千万，两台差不多1.5亿吧。这玩意还巨娇贵，必须专人伺候，伺候不好，坏了，配件还巨贵，所以，只有土豪公司才玩得起。