IC/FPGA面试之任意时钟分频电路的产生
#题目分析
第一步:确定输入输出,输入时钟,复位信号,分频选择信号,输出分频信号。
第二步:偶数分频实现通过计数即可。奇数分频,首先产生分频电路,其次使用始终下降沿采样这个信号,最后相与得到结果。
#代码
module clock_div(
input i_clk,
input rst_p,
input [3:0]div,//0-8 div_clock
output o_clk
);
wire [3:0] odd_number; //奇分频中间变量
wire [3:0] even_number;//偶分频中间变量
reg [3:0] clock_cnt; //计数
assign odd_number = (div - div %