- 博客(10)
- 收藏
- 关注
RSS订阅转载 破解中的error
quartus 左下方task窗口，实现各个步骤。综合 将HDL议程电路，然后对电路进行优化。一共有两步。行为建模 由输入输出关系描述的组件。 行为建模只有电路功能，没有结构。结构化建模用于实现具体结构。 可综合的verilog语法子集。常用的RTL语法结构语法。？？？？assign含义？？？ 如果不定义abc 的类型，那么将会被
2016-03-06 21:05:39
1217
原创 上电和破解
上电顺序： 1.在FPGA板子断电的情况下，插上JTAG下载线接口 2.插上USB Blaster或者ByteBlasterII的电缆 3.插上FPGA板子的电源 下电顺序： 1. 断开FPGA板子的电源 2.断开USB Blaster或者ByteBlasterII的电缆 3.断开JTAG下载线接口 1.Er
2016-03-06 21:03:24
2117
原创 固化程序
可以观看操作视频加深印象, 比如能生成RTL视图 tools-netlist views-rtl viewerJATG转换为AS,实现固化程序的方法.生成转换文件.file-convert 中 1.输出类型jjc 2.epcs16 3.flash loader中选择ep4c 4.SOF中输入待转换的文件路径烧写. 注意将文件切换为心inpu
2016-03-06 21:02:43
994
原创 下载程序
qu破解.破解时应该采用有线网卡的地址.耳机.诺基亚耳机不全部插进电脑里,声音比较清楚.tcl脚本可以达到引脚分配的目的，在quartus中一个一个分配管脚很麻烦，可能一个设计有几百个引脚，这样分配起来需要很多时间，并且容易出错。在实际应用中一般把引脚分配写到Tcl脚本中，在新建工程后点击--tools---TCL scripts--选中你的tcl文件---点击run---
2016-03-06 21:00:17
761
原创 testbench
testbench用verilog就可形成组织形式.已经实现.按键操纵led点亮与熄灭. 模块化接口留出来了.写testbench.在项目设置里,要选取仿真工具.1.生成test文件processing-start- 找到testbench打开生成的testbench文件,根据需要编写代码.2.导入到工程当中
2016-03-06 20:58:56
721
转载 QU常见报错
1.Error: Top-level design entity "test" is undefined 原因：顶层模块的module名 没有和 工程名同名 解决方法：把顶层模块的 module名 改成 和工程名 同名2.Error (10278): Verilog HDL Port Declaration error at test.v(4): input port
2016-03-06 20:57:49
1923
原创 verilog语句
Verilog HDL中的标识符( i d e n t i f i e r )可以是任意一组字母、数字、 $符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子：C o u n tCOUNT / /与C o u n t不同。_ R 1 _ D 2R 5 6 _ 6 8F I V E $转义标识
2016-03-06 20:47:18
1328
原创 代码原则,破解相关
远离单文件主义，不可能使所有的操作都在一个巨大的模块当中实现。建模包括功能模块 控制模块 组合模块等等。划分成小的模块parameter T100MS = 23'd5_000_000;大致相当于c中的defineverilogHDL建模篇。要学会建立模型。重点。fpga是并行，顺序均可以运行的。注意，看代码有先后顺序，但是实际执行起来却可以
2016-03-06 20:46:36
392
原创 按键消抖&&testbench
===等于的意思，他和==的不同就是===不定值X和高阻值Z也比较，全都一样才相等task语句用法实例initial begin reset_task(100);end////子模块 reset_tasktask reset_task;input [15:0] resettime;begin reset=0;
2016-03-06 20:44:48
1406
转载 verilog的小数问题
在verilog中没有小数的概念，如果要有小数的计算，最普遍的办法是将小数按2的倍数增大计算完后缩小相同的倍数。按2的多少倍数增大是个关键。例如需要将0.2变成整数计算，那么需要将0.2x2N使之成为整数，如果没法成为真正的整数，那么就取误差范围相对于小的倍数。如果0.2 x 23= 1.6,那么verilog是取1.6中的整数进行计算，误差就是（1.6-1）/1.6 = 0.38
2016-03-04 18:44:51
13513
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人