FPGA之道
文章平均质量分 86
《FPGA之道》的精彩节选及学习笔记
吉大秦少游
吉林大学硕士,研究兴趣为芯片数字设计
展开
-
FPGA之道(11)FPGA芯片的供电系统
文章目录前言FPGA芯片的供电外部端口供电机制内部逻辑供电机制专有电路供电机制电源稳定性讨论前言对于使用FPGA进行项目开发的FPGA开发者来说,大多数是自己定制一整套系统,这样对于系统原理图的绘制必不可少。在涉及FPGA这一块,我们可以发现对于FPGA芯片的供电是一个有讲究的事情,下面内容摘自《FPGA之道》这本书,对于FPGA的供电系统进行学习。FPGA芯片的供电任何电路的工作都离不开电源的供给,FPGA芯片也一样。一般来说,FPGA芯片在正常工作的时候需要系统提供三套供电机制——外部端口供电机转载 2022-02-12 14:54:21 · 2510 阅读 · 0 评论 -
FPGA之道——布线资源与接口资源
文章目录布线资源接口资源布线资源FPGA中的布局布线资源主要包括三部分:CB、SB和行列连线。布线资源的目的是为了能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCK RAM、DSP和接口模块等资源能够相互通信,从而协调合作,完成所需功能。FPGA中的布线资源,就好比绘制PCB板时的连线资源一样,虽然器件A和器件B的位置和连接关系没有任何改变,但很可能因为周边电路的布局、布线的一些变化,使得前后两次A、B之间的连线形态发生很大的变化。因此,与采用固定长度的金属线将所有宏单元连接在一起的CPLD不同,转载 2022-02-12 14:07:38 · 2109 阅读 · 0 评论 -
FPGA之道——BLOCK RAM以及DSP硬核
文章目录前言BLOCK RAMDSP前言BLOCK RAM以及DSP都是FPGA内部嵌入的硬核资源,也可以说很底层的资源了,二者为开阔FPGA的应用途径起到了很大的作用,BRAM的出现在很多种情况下节省了FPGA内部的寄存器资源,对于需要稍大容量存储的数据可以使用BRAM来实现,而DSP是进行信号处理的重要单元,很多种数学运算都可以通过DSP核来实现。下面通过摘自《FPGA之道》这本书的内容来更深刻地了解这两种硬核资源。另外,关于FPGA底层资源可以参考之前的 博文:FPGA底层资源介绍BLOCK转载 2022-02-12 11:33:02 · 2017 阅读 · 0 评论 -
FPGA之道——时钟处理单元
文章目录前言背景PLLXilinx公司的锁相环结构简介Altera公司的锁相环结构简介DCM前言这个时间的FPGA发展可以说已经很成熟了,Xilinx早已推出了ZYNQ系列,并推出了新工具VITIS 2019.2,当然Vivado并没有淘汰也几乎不可能淘汰,VITIS 2019.2自然也内含了Vivado 2019.2.对于FPGA中的时钟处理单元,或者说时钟管理单元,在7系列FPGA中,有我们最常见的MMCM以及PLL,这在FPGA工程中,建立时钟IP核时可以清晰的看到。至于更早期的时钟处理单元,转载 2022-02-12 10:10:42 · 1636 阅读 · 0 评论 -
FPGA之道——时钟网络资源
文章目录FPGA中的时钟网络资源全局时钟网络资源区域时钟网络资源IO时钟网路资源FPGA中的时钟网络资源时钟信号是时序逻辑的灵魂,也是整个FPGA设计的核心。在某些情况下,它几乎要作用于整个FPGA芯片上的所有寄存器和相关存储单元,而FPGA内部布线资源的时间不可确定性,会使得时钟信号到达各个寄存器的延迟时间有很大出入,因此极易造成时序问题,从而导致系统行为不符合预期。为了避免这种情况,使大规模、高性能、高速度的FPGA设计成为可能,各大厂商都在自己的FPGA芯片中引入了专门的时钟网络资源用于时钟信号的转载 2022-02-12 10:06:22 · 800 阅读 · 0 评论 -
FPGA之道——锁存器与寄存器
文章目录概念多位阵列普通移位寄存器环形移位寄存器。概念触发器与这两个称谓之间到底有着什么样的关系呢?事实上,在我们进行数字电路设计的时候,只需要关注于器件的功能和使用方式即可,而不需要对器件的实现原理和结构进行过多细节方面的了解,因此,通常将电平敏感型的触发器叫做锁存器,而将边沿敏感型的触发器叫做寄存器,并且,通常所说的锁存器,大多是指电平敏感型D触发器,而通常所说的寄存器,大多是指边沿敏感型D触发器。多位将多个锁存器或者寄存器并行使用,即可形成多位锁存器或者多位寄存器。这是考虑到现实世界中,需要转载 2022-02-11 11:11:25 · 1810 阅读 · 2 评论 -
FPGA之道——数字系统之间的接口电平标准
文章目录前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2LVDSRS232RS485不同标准之间能否混连?前言我们在对FPGA项目进行约束的时候,常常看到这样的电平标准,例如LVCOM18,LVCOS25,LVDS,LVDS25等等,其实这些都是一系列的电平标准,为了更加深刻地理解电平标准,下面摘选自《FPGA之道》这本书对于电平标准的讲解来理解。双阈值标准所谓的双阈值标准,是转载 2022-02-11 11:00:23 · 3270 阅读 · 0 评论 -
FPGA之道——FPGA开发流程之项目方案与FPGA设计方案
文章目录前言FPGA开发流程背景知识的分析与研究项目方案的设计与制定写清楚项目背景写清楚项目需求写清楚方案框架写清楚算法细节确保逻辑完备性确保实现无关性确保书面易懂性算法可行性仿真与验证Why?When?How?FPGA设计方案的制定编写FPGA设计方案的好处如何编写FPGA设计方案FPGA功能代码的编写FPGA设计的功能仿真一、仿真的分类。二、功能仿真的作用。三、正确的功能仿真时机。四、功能仿真的工具。五、注意仿真代码的备份。六、功能仿真的工作量。前言FPGA的开发遵循一定的流程,我们要学会站在巨人的转载 2022-02-11 10:11:34 · 4453 阅读 · 0 评论