【FPGA实例】FPGA矩阵键盘驱动设计及Testbench验证

最新推荐文章于 2021-09-25 12:54:17 发布
最新推荐文章于 2021-09-25 12:54:17 发布
阅读量1.1k 收藏 5
点赞数
分类专栏： FPGA实例 文章标签： fpga fpga/cpld
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhaogoudan/article/details/112613083
版权
本文介绍了FPGA矩阵键盘驱动设计的思路和工作过程。设计中使用20ms延时电路产生扫描时钟，简化了RTL设计。在工作过程中，ROW作为输入，COL作为输出，通过扫描COL的低电平和ROW的高电平变化来确定按键位置。Verilog HDL实现部分详细描述了如何通过行和列的扫描来检测按键。
摘要由CSDN通过智能技术生成

FPGA矩阵键盘驱动设计及Testbench验证

FPGA矩阵键盘驱动设计

设计思路

采用20ms的延时电路产生使能时钟去扫描，可以直接省略掉按键的消抖延时；虽然每个状态都要进行一次延时消抖，但RTL设计上却更加简单了。

工作过程

  1. ROW[3:0]作为处理器的输入，COL[3:0]作为处理器的输出；
  2. 闲置状态下，COL[3:0]输出低电平；ROW[3:0]由于上拉电阻的原因输出高电平；
  3. 当某一按键被按下时，相应的行被拉低，ROW[3:0]中的某一个引脚检测到低电平，此时确定了按键所在的行；
  4. 为了检测哪一列被按下，人为将COL[3:0]逐个设置为低电平，其他3个I/O为高电平，扫描顺序为由高位到低位，即从左到右，进行扫描。如果检测到此时的ROW[3:0]的值与先前的一样，则确定了闭合按键的所在列。最多扫描4次，便能确定按键位置。

矩阵键盘的Verilog HDL实现

 * All rights Reserved, Designed By https://blog.csdn.net/zhaogoudan
 * @description   ：Matrix key scan design  
 * @author 			：ZhaoGoudan     
 * @date   			：21.01.14
 * @version 		：V1.0.0
 * @copy
最低0.47元/天 解锁文章
FPGA-GouDan
关注
专栏目录
【FPGA实例】FPGA按键驱动设计方案及testbench验证
zhaogoudan的博客
01-13 559
原理 这一检测方案中，由于在按键的抖动中，计数器不断地清零，所以时间不会达到20ms；而按键按下的时间必然会大于20ms，因此必然能够检测到。同时，在松开按键时，计数器再次被清零。 按键检测方案的Verilog HDL实现 module key_count_scan( input clk, input rst_n, input [3:0] key_data, output reg key_flag, output reg [3:0] key_value ); //
基于FPGA的矩阵键盘
05-05
基于FPGA的矩阵键盘，键盘为4*4，键盘不带电源，因此键盘的输出（开发板的输入）需要上拉，开发板为Basys3
FPGA矩阵键盘的驱动设计与验证
weixin_42747385的博客
02-16 1928
请关注微信公众号“FPGA科技室“ 本文讲解利用***verilog实现矩阵键盘的驱动设计*** ，在此之前，想必学过单片机的小伙伴应该很熟悉矩阵键盘，单片机用c语言实现了矩阵键盘驱动的设计(行扫描)…本文是基于FPGA来设计矩阵键盘驱动(4 * 4)，且使用LED灯状态来表示所按下的键值。 由于最早的MCU的IO口相对很少，且如果在比较大的系统中，需要扩大人机交互，就要很多的按键，结果就是系统...
矩阵键盘扫描接口Verilog FPGA
10-09
源代码的说明矩阵键盘扫描接口Verilog FPGA
基于FPGA的矩阵键盘检测
zhangningning1996的博客
06-16 5654
基于FPGA的矩阵键盘检测项目简述求解过程FPGA代码测试模块代码仿真结果总结 项目简述 这是乐鑫提前批的一道笔试题，其实不算难，但是想在半小时内完成可能性非常小，所以乐鑫的笔试还是挺难的。 题目：请实现对4x4矩阵式键盘的按键识别，假设每次都是单按键输入，需要有去抖功能（持续20ms以上被认为是有效键值），模块时钟频率为1kHz，要求用状态机实现，定义状态，画出状态转移图，并用verilog完整描述该识别模块。矩阵式键盘电路结构参见下图，其中列线1-4由识别模块控制输出，行线5-8为识别模块的输入。 本
FPGA矩阵键盘扫描
01-27
FPGA控制实现4x4矩阵键盘扫描，按下某按键对应在数码管上显示从0到F
【FPGA实例】LED呼吸灯的设计及Testbench验证
zhaogoudan的博客
01-12 728
Verilog HDL代码 //led breathe display module led_breathe_display( input clk, input rst_n, output [3:0] led_data ); //--------------------------- //generate for 1us delay signal //localparam DELAY_TOP1 = 6'd50; //1us localparam DELAY_TOP1
【FPGA实例】FPGA简易电子钟实现及Testbench验证
zhaogoudan的博客
01-07 1450
简易电子钟 计时模块 //简易电子钟 //模块:分秒计数模块 //时分秒计数模块 module real_timer( input clk, input rst_n, output reg [5:0] second, //second（0~59） output reg [5:0] minute, //minute（0~59） output reg [4:0] hour //hour（0~23） ); //parameter define param
试谈FPGA设计仿真激励文件Testbench的编写方法.pdf
07-13
FPGA设计中的仿真激励文件Testbench是一个关键的组成部分，它在硬件描述语言（HDL）中用于对被测设计（DUT）进行仿真实验，确保设计在被实际硬件实现之前能够正确地执行预期功能。编写Testbench涉及到理解被测设计的...
verilog 键盘扫描程序
03-20
本程序是用Verilog语言编写的一个经典的FPGA键盘扫描源程序。
FPGA键盘扫描电路实现
03-31
键盘扫描电路通过FPGA来实现，代码简单，占用资源少，易实现
4乘4矩阵键盘键值检测程序及仿真
05-27
4乘4矩阵键盘键值检测程序及仿真4乘4矩阵键盘键值检测程序及仿真4乘4矩阵键盘键值检测程序及仿真
基于Verilog的低功耗矩阵键盘扫描设计
08-12
基于Verilog的低功耗矩阵键盘扫描设计，电路处于低功耗模式，在检测到有按键按下时，开始正常工作并扫描按键，判断是哪个按键被按下，得出键值后再次进入低功耗模式。
Verilog HDL 矩阵键盘扫描
04-18
Verilog HDL 语言的矩阵键盘扫描模块程序。很方便。
4*4矩阵键盘FPGA扫描实现
xinshuwei的博客
03-17 9774
4*4矩阵键盘FPGA扫描实现 1 module juzhen 2 ( 3 input clk, 4 input rst_n, 5 input [3:0] col_data, 6 output reg [3:0] row_data, 7 output key_flag, //the mark of key is pressed 8 ...
矩阵按键的试验---verilog
weixin_30835933的博客
04-03 603
矩阵键盘的试验,采用三段式状态机处理方法。 难点在于检测状态机中：按键消抖以后逐列检测。 电路图： 代码 /********************************Copyright************************************** **--------------------------...
FPGA 按键key
ZhY_Rening的博客
09-25 623
异或符号 ^ 可以用来取反 一级文件 `timescale 1 ns / 1 ps module key_test( clk, rst_n, key_in, led_out ); parameter led_num = 3; input clk, rst_n; input [led_num - 1:0] key_in; output[led_num - 1:0] led_out; key #( .led_num(led_num) ) key_inst( .clk(clk), .rst
【论文阅读】FPGA-Accelerated Compactions for LSM-based Key-Value Store
俺是太上皇
08-20 1302
目录简介背景概念和动机设计与实现1.overview2.driver3.compaction unit4.compaction unit的分析模型evaluation总结与亮点 简介 LSM Tree由于其很高的写效率被广泛应用。这种优势主要依赖于后台compaction将随机写转化为了顺序写，并在compaction的过程实现了Garbage Collection的功能。但是随着IO性能的提升，CPU本身成为了查询、合并等功能的瓶颈，特别是KV size较小的时候。本文就提出了将compaction的
Verilog测试代码设计与验证——Testbench详解
"该资源是一份关于Verilog测试代码设计的中文教程，主要讲解了Verilog验证和Testbench的编写方法，适用于芯片设计中的功能验证。教程内容包括仿真的概念、Testbench的建立、实例分析以及Verilog的高层建模能力的扩展...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值