传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器和/或协处理器的方向发展。这一最新发展能够为产品提供巨大的性能、功耗和成本优势。
尽管优势如此明显,但习惯于使用基于处理器的系统进行设计的团队,仍会避免使用FPGA,因为他们缺乏必要的硬件技能,来将FPGA用作协处理器(图1)。不熟悉像VHDL和Verilog这样传统的硬件设计方法,限制或阻止了FPGA的使用,这通常会导致设计成本过高,且功耗过大。ESL,一套全新推出的设计工具,能够解决这一设计难题。它在保留常规软硬件设计方式的同时,帮助基于处理器的设计者使用可编程逻辑加速自己的设计。
图1 - DSP硬件平台
借助FPGA协处理提升性能
设计人员能够利用由FPGA架构的并行性所带来的使用灵活的特点,大幅提升DSP系统的性能。通常的设计示例包括(并不局限于)FIR滤波、FFT、数字下变频和前向纠错(FEC)模块等。
Xilinx VirtexTM -4和Virtex-5架构提供了多达512个并行乘法器,它们能够以超过500MHz的速度运行,提供256GMAC的DSP峰值性能。通过在FPGA 上实现高速并行处理,而在DSP上实现高速串行处理,可以使整个DSP系统的性能得到优化,同时降低系统的功率需求。
借助FPGA嵌入式处理降低成本
带有FPGA协处理器的DSP硬件系统,为C算法范畴之内的运算(例如DSP处理器、FPGA可配