使用FPGA读写SDRAM,SDRAM跑100M时钟
author:ANGRY_KUA_MAX
QQ :2518383357
Time :2018-07-23
作者承接FPGA工程项目,单片机项目开发,付费解决各种疑难杂症。
作者亲自调试编写,并进行长时间测试,无Bug,Sdram为256Mbit,HY57V281620ETP-H,也可以兼容128Mbit,管脚变更后直接使用即可;
程序读写均采用Fifo方式,读写完均可以通过状态查看,速度基本可以保证100M*16bit速度。
工程模块接口如下:
module SDRAM_Project
(
//global clock 50MHz
input clk, //50MHz
input rst_n, //global reset
input key1,
output led,
//sdram control
output sdram_clk, //sdram clock
output sdram_cke, //sdram clock enable
output sdram_cs_n, //sdram chip select
output sdram_we_n, //sdram write enable
output sdram_cas_n, //sdram column address strobe
output sdram_ras_n, //sdram row address strobe
output [1:0] sdram_dqm, //sdram data enable
output [1:0] sdram_ba, //sdram bank address
output [12:0] sdram_addr, //sdram address
inout [15:0] sdram_data, //sd