M.2 PERST#信号上下拉问题

本文探讨了M.2 PCIe接口中的PERST#信号控制,该信号在系统复位时由CPLD拉低。预留下拉10k电阻到地的主要目的是确保在没有CPLD控制时,信号保持稳定状态,防止信号线上的噪声引起意外的设备复位。理解这一机制对于嵌入式系统的设计和故障排查至关重要。
摘要由CSDN通过智能技术生成

M.2 PERST#信号上下拉问题

M.2 pcie rst信号,接到CPLD,由cpld进行控制,PERST#低有效,正常都是高3.3V/1.8V,系统复位时内部程序操作将其拉低。
这里预留下拉10k电阻到地的目的是什么呢?
M.2 PERST#预留下拉问题

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值