SGMII接口利用SerDes技术实现1.25Gbps传输，MAC和PHY通过CDR恢复时钟。SGMII在SerDes基础上增加了速率协商功能，常用于电模块并支持10/100/1000Mbps速率。SerDes接口直接连接光模块，速率提升源于8B/10B编码，MAC芯片内部完成8B/10B变换。SGMII需要2bit控制信号进行速率协商，而SerDes接口固定在1000Mbps，不涉及速率协商。
SGMII接口就是使用了SerDes技术的GMII接口，SerDes上跑的是10b信号；
MAC和PHY都需要CDR去恢复时钟，速率是1.25G
发送端，PCS Transmit将GMII的8b信号编码为10b信号，经过Serializer串行化后在SerDes高速路上传输；接收端，PCS Receive模块，它将10b信号解码为8b信号送至MAC Receive Rate Adaptation模块。因此SGMII相对于GMII多了个S，这个S就是SerDes技术，它提供了一个高速传输通道。
在交换芯片中经常可以看到1个Port可以被配置为SGMII/SerDes模式，个人理解的是SGMII相对于SerDes多了一个速率协商（比如上边的PHY Receive RateAdaptation模块），当使能了SGMII模式，就是使能了PHY Receive Rate Adaptation模块，当使能了SerDes模式，就是禁用了或者未使用PHY Receive RateAdaptation模块，这样猜测的原因是在光模块或者电模块选型时，发现SerDes接口的光模块或电模块总是仅支持1000Mbps速率；而SGMII接口的电模块总是能支持10/100/1000Mbps速率，但是没看到能支持这种猜测的文章。
SerDes通道传输的10b信号，因此在SerDes发送端，需要PCS实现8b/10b编码，之后是串行化以上高速跑道；
在SerDes接收端，需要上图的PCS实现10b/8b解码，之后是解串行化，以下高速跑道。
在进行电路设计时，当交换的1个Port配置为SerDe
最低0.47元/天 解锁文章
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
