【ZYNQ-7000开发之十二】中断：PS接收来自PL的中断

最新推荐文章于 2024-08-02 19:09:57 发布
最新推荐文章于 2024-08-02 19:09:57 发布
阅读量1.7w 收藏 36
点赞数 1
分类专栏： FPGA Zynq ARM AXI 嵌入式 文章标签： ZYNQ ZedBoard
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/RZJMPB/article/details/50736918
版权
本篇博客详细介绍了如何在ZYNQ-7000平台上，从硬件工程角度设置中断，包括使能ZYNQ IP的IRQ_P2P，配置GPIO IP中断，连接到IRQ_F2P，直至生成BitStream。接着在软件工程中创建Hello World项目，实现按键触发中断点亮LED的功能。
摘要由CSDN通过智能技术生成

本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。
在PL端通过按键产生中断，PS接受到之后点亮相应的LED.

本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2

搭建硬件工程

建好工程后，添加ZYNQ IP

双击 ZYNQ,打开Re-customize IP对话框，使能IRQ_P2P

这里写图片描述

使能UART1

这里写图片描述

点击Run Connection Automation,按照如图所示配置，点击OK

这里写图片描述

添加一个GPIO IP,按照如图所示配置，使能中断。点击Run Connection Automation

这里写图片描述

再添加一个GPIO IP，按照如图所示配置,点击OK

这里写图片描述

把axi_gpio_0的ip2intc_irpt和ZYNQ PS的 IRQ_F2P[0:0]连在一起

搭建好的硬件系统连接，如图所示

这里写图片描述

最低0.47元/天 解锁文章
RZJM_PB
关注
专栏目录
ZYNQ PL触发PS中断函数
wangjie36的博客
04-24 8440
部分 PL 到 PS 部分的中断，经过中断控制分配器（ICD），同时进入CPU1和CPU0。查询下面表格，可以看到PL到PS部分一共有20个中断可以使用。4 个快速中断(PPI)，即IRQF2P[19:16]； 16个共享中断(SPI),即 IRQF2P[7:0],IRQF2P[15:8]，16个中断可以任意定义。 中断一共三种类型：软件中断，私有中断和共享外设中断。 前面的定义中找到 INT_TYPE_MASK 的值#define INT_TYPE_MASK 0x03。
ZYNQ开发之PL-PS中断
Leo_9824的博客
06-22 6399
1、说明 \qquad本文叙述了ZYNQ芯片中断相关内容，并且例举了PL-PS中断实例。参考文献ug585. 2、系统中断架构 \qquad每个CPU都有一组私有外围中断(PPIs)，通过使用banked register进行私有访问。PPIs包括全局定时器、私有看门狗定时器、私有定时器和来自PL的FIQ/IRQ。 \qquad软件产生的中断(SGIs)被路由到一个或两个cpu。SGIs是通过写入通用中断控制器(GIC)中的寄存器来生成的。 \qquad共享外围中断(SPI)由PS和PL中的各种I/O和内存
PL_to_PS中断传输数据
www_haha__的博客
04-19 711
实验功能：将PL端的数据存入BRAM，然后在PS端读出数据，用串口打印。通过中断来触发
Zynq PL端中断实验
qq_40268672的博客
08-17 1748
在PL端设计两个IP核，具有中断功能。在PS端调用这两个IP核，IP核1计算完成后，如果其调用次数小于10，则继续调用，否则结束运行，IP核2每次计算完成后，如果其调用次数小于5，则继续调用，否则结束运行。...
Zynq UltraScale+ 系列---PL中断教程
最新发布
qq_52538756的博客
08-02 588
PL 到 PS 的中断是 ARM 和 FPGA 交互比较重要的一项。PS 的中断控制器及时响应 PL 的中断，以通知 CPU 及时处理。本文通过VIO虚拟输入，模拟中断的信号，PS响应中断并处理执行函数通过UART打印显示。
ZYNQ7000 PL与PS交互（一）： PL到PS中断的使用与实现，以及中断多次触发的原因
qq_24287711的博客
04-02 3330
SGI（Software Generated Interrupt），软件生成的中断，共 16个端口，中断号0~15；软件生成的中断路由到一个或者两个CPU。通过编写ICDSGIR寄存器来生成SGI。PPI（Private Peripheral Interrupt,），CPU 私有外设中断，有 5 个，中断号16~31；每个CPU都有一组私有的外设中断，包括全局定时器、私有看门狗定时器、私有定时器以及从PL端输入的FIQ/IRQ。
Zynq中 PS接收PL中断
热门推荐
我的梦
06-13 1万+
参考： https://blog.csdn.net/RZJMPB/article/details/50736918 https://www.cnblogs.com/milinker/p/5906004.html http://www.osrc.cn/forum.php?mod=viewthread&tid=1255 http://www.osrc.cn/for...
ZYNQ_使用PL-PS的中断
嘿嘿の博客
03-04 3714
简介 本文主要讲解一些关于PL-PS的中断信号需要注意的事项，在vivado中许多的IP核都带有中断输出信号比如： 1）AXI_UartLIte 这是一个小数据量的串口IP核，图中interrupt接口就是输出中断信号的接口。 2）AXI_IIC这是一个IICIP核，图中iic2intc_irpt就是中断输出信号的接口。 注意事项 1）有如此多的中断信号但是在ZYNQ的板子上确只有一个中断接受的接口（图中红框），如何连接？ 这就需要使用另外一个IP核（concat），该IP核可以将并行信号转换为串行信
XLINX系列之Zynq-7000系列有哪些中断？
JY6669991010的博客
11-24 525
中断结构与 CPU 密切相关，并接受来自 I/O 外设 (IOP) 和可编程逻辑 (PL) 的中断，如图所示：Zynq的中断类型有：软件中断（Software Generated Interrupt, SGI，中断号0-15）（16–26 reserved）私有外设中断（Private Peripheral Interrupt, PPI，中断号27-31）,共享外设中断（Shared Peripheral Interrupt, SPI，中断号32-95）.我们来介绍一下这几种中断。
Zynq-7000 PS部分Ethernet驱动（TCP客户端、UDP客户端）
05-23
Zynq-7000是Xilinx公司的一款高度集成的片上系统（SoC），集成了可编程逻辑（PL）和处理系统（PS），广泛应用于嵌入式设计。在这个项目中，我们利用Vivado 18.2开发环境来完成相关工作。 首先，我们要了解Zynq-7000...
ZYNQ PS响应PL中断例程
10-10
ZYNQ PS和PL如何同步？演示ZYNQ的ARM端响应FPGA端的中断请求。 工程对应的演示视频：https://www.ixigua.com/6878487931313455619/
CAN_Caín_zynq-7000_sentencepbk_pscan_CAN_
10-02
在本文中，我们将深入探讨如何在ZYNQ-7000系列的处理系统（PS）端使用CAN（Controller Area Network）接口。ZYNQ-7000是一款高度集成的系统级芯片（SoC），集成了ARM Cortex-A9双核处理器以及可编程逻辑（PL）部分。...
zynq linux驱动之PL-PS中断
h244259402的专栏
11-12 1万+
PC：Windows 10 虚拟机：ubuntu 16.04 vivado：2017.04 PetaLinux：2017.04 开发板：黑金AX7010 根文件系统：debian8 -------------------------------------------------- --------------------传说中的分割线-------------------------...
009-Zynq基操之如何去玩转PL向PS的中断（对新手友好，走过路过千万不要错过）
qq_44858397的博客
01-13 2724
本设计跟我的ZYNQ实战合集专栏中的脉冲触发电路有关系，也正好趁这个机会讲述一下PL-PS的中断系统，如何去触发中断，使其能够做一些响应工作。本文所提及的中断只涉及到PL向PS触发的中断，并不涉及到PS端双核的中断，做这个主要目的也就是为了让大家更加熟悉这个中断系统，并且能够用到自己的实际工程项目之中去。
第十三章 ZYNQ-MIZ702 PL中断请求
weixin_30787531的博客
09-25 664
本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。 在PL端通过按键产生中断，PS接受到之后点亮相应的LED. 本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 13.0本章难度系数★★☆☆☆☆☆ 13.1 ZYNQ 中断介绍 13.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中...
ZYNQ基础----双核硬中断（PL to PS）
black_pigeon博客
07-02 4392
PL端中断   在上一篇博客中介绍了软中断，软中断可以用于ZYNQ的两个CPU之间进行中断，一次来进行两个CPU之间的通信，在ZYNQ的架构中，PL端也能够向PS端提供中断，PL端向PS端的中断一共有16个。   可以看到PL端的中断，通过SPI连接到GIC上,在双核模式下使用PL端的中断时，需要对中断进行绑定。 搭建硬件系统   为了快速上手，对双核AMP模式下的硬中断使用， ...
S02_CH07_ ZYNQ PL中断请求
weixin_30507269的博客
02-27 614
S02_CH07_ ZYNQ PL中断请求 7.1 ZYNQ 中断介绍 7.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1 和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。剩余的16个是本章中涉及了，可以任意定义。如下表所示。 7.1.2 ZYNQ CPU软件中断 (SGI...
Zynq Ultrascale PS - PL中断
maybe_only的博客
10-24 5705
1. 工程建立如图：
Zynq-7000开发环境配置指南：Ubuntu系统与Samba搭建
"Xilinx Zynq-7000开发环境搭建教程" Xilinx的Zynq-7000系列是高度集成的系统级芯片（SoC），结合了ARM Cortex-A9处理器与可编程逻辑（FPGA）部分，广泛应用于嵌入式计算和硬件加速等场景。本资源详细介绍了在...
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值