SSram读写时序分析

  • SSram引脚
      output reg Ssram_Clk;
      output reg [20:0] Ssram_Addr;
      inout [23:0] Ssram_Data;
      output reg Ssram_OEn;
      output reg Ssram_GWn;
      output wire Ssram_CE2n;
      output wire Ssram_CE2;
      output wire Ssram_CEn;
      output wire Ssram_Mode;
      output wire [3:0] Ssram_BWn;
      output wire Ssram_BWEn;
      output reg Ssram_ADSCn;
      output reg Ssram_ADSPn;
      output wire Ssram_ADVn;
      output wire Ssram_ZZ;
  • 引脚配置
      assign Ssram_CE2n=1’b0;
      assign Ssram_CE2=1;
      assign Ssram_CEn=0;
      assign Ssram_Mode=0;
      assign Ssram_BWn=4‘b0000;
      assign Ssram_BWEn=1;
      assign Ssram_ADSCn=0;
      assign Ssram_ADSPn=1;
      assign Ssram_ADVn=1;
      assign Ssram_ZZ=0;


  • 引脚配置分析

  SSram内部结构如下图所示

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值