目录
一、问题背景
二、反面案例说明
三、反面案例修改
四、总结
一、问题背景
电路设计时,sram与D触发器都能存储数据,但是由于工艺不同,使用起来有很多区别。
其中很重要的一个区别是:sram单元读写时序都比较差,因此我们在设计电路时,尽量保证sram的读写端口直连D触发器,这样可以吸纳sram的读写延迟。如果读写端口有复杂逻辑就容易成为限制电路运行频率的关键路径。
二、反面案例说明
下面以sram的读端口为例进行说明:
错误的案例->sram读端口数据经过了一些选择后才进入D触发器,代码如下:
![](https://img-blog.csdnimg.cn/20210604194920846.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3UwMTM2MTM2NTA=,size_16,color_FFFFFF,t_70)
综合后的电路如下,可以明显看到sram与D触发器之间存在一个逻辑: