锁相环PLL(一)Xilinx PLL IP核使用方法

转载 2016年08月29日 17:45:17

 新建IP核文件

         如图所示,在“Design à Implementation”下的任意空白处单击鼠标右键,弹出菜单中选择“New Source …”。

         在弹出的“New Source Wizard à Select Source Type”下,如图所示,选择文件类型为“IP (CORE Generator & Architecture Wizard)”。“File name”可以给新创建的PLL取个名字,我们命名为“pll_controller”。“Location”即生成的新文件所有相关源文件的存储路径,默认即为当前工程路径下的一个名为“ipcore_dir”的文件夹中,通常我们不需要更改它。点击“Next”继续。

         接着进入“New Source Wizard à Select IP”页面,如图所示,选择IP核类型为“FPGA Features and Design à Clocking à Clocking Wizard”。点击“Next”继续。

         如图所示,前面的配置信息在“New Source Wizard à Summary”页面重新罗列供review。点击“Finish”继续。

         此时,我们注意到Design界面下有如图所示的“Creating: pll_controller.xco”的提示信息,大家需要耐心等待一会,新建的PLL模块正在创建中,随后将会弹出PLL的配置页面。

  PLL配置

         如图所示,在弹出的PLL配置页面Page1中,主要设置“Input Clock Information”下的输入时钟频率,这里我们在“Value”下输入“25MHz。其他的配置通常使用默认即可,大家也可以点击右下角的“Datasheet”查看文档,确认相关设置的具体含义。

         page2中,如图所示,我们设置CLK_OUT1的输出时钟频率为12.5(单位:MHz),同时勾选CLK_OUT2CLK_OUT3CLK_OUT4,并且分别设置它们的频率为2550100MHz)。

         Page3中,如图所示,勾选“RESET”和“LOCKED”这两个接口。RESET即整个PLL的复位信号,LOCKED则是PLL输出时钟正常工作的指示信号。

         完成上面的配置,在Page5中,如图所示,所有相关的配置信息都在此罗列出来了,供review

         与此同时,如图所示,在PLL配置页面的右侧,所有可用于连接到我们的逻辑中的信号接口也都一览无余,非常直观。

         最后,在page6中,如图所示,PLL模块配置完成后,将会生成的所有相关源文件都罗列出来了。

         我们可以点击PLL配置页面右下角的“Generate”生成当前配置。

         如图所示,在“Design à Implementation”中出现了刚刚配置的pll_controller模块,选中它,然后在“Processes”中,我们可以双击“View HDL Instantiation Template”打开PLL文件的例化模板。

         如图所示,这边是pll_controller的例化模板,我们把它复制到我们的设计模块中,然后更改“()”内的信号名称,和我们的模块信号名称一致。具体请参考设计实例的源代码。

如何用ModelsimSE仿真IP核-以PLL为例

我们之前介绍了如何使用Modelsim SE进行仿真和利用do文件的仿真方法,但是其中待仿真的模块是我们自己编写的Verilog模块,但是在实际工作中,我们的设计中会经常用到FPGA厂商给我们提供的现...
  • lg2lh
  • lg2lh
  • 2016年04月21日 22:02
  • 4670

DCM,PLL,MMCM区别和共性

The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to...
  • skyplain1984
  • skyplain1984
  • 2016年12月29日 09:21
  • 2624

PLL(锁相环)电路原理

最近在看系统时钟,网上找了几篇关于锁相环资料,拼了一篇文档,觉得自己看明白了,分享出来 (一) PLL(锁相环)电路原理      在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要...
  • guohengsheng3882
  • guohengsheng3882
  • 2017年12月31日 15:28
  • 63

单片机超频之PLL锁相环设置

什么是锁相环呢?     MCU的支撑电路一般需要外部时钟来给MCU提供时钟信号,而外部时钟的频率可能偏低,为了使系统更加快速稳定运行,需要提升系统所需要的时钟频率。这就得用到锁相环了。例如MCU用...
  • u013271997
  • u013271997
  • 2014年07月02日 10:09
  • 1157

[PLL][PM]锁相环模拟相位解调

%锁相环测试 %模拟相位解调 clear close all clc fs=1000; %采样率 tend=100; t=0:1/fs:tend; t(end)=[]; fc=1; %载波频偏 ...
  • adream307
  • adream307
  • 2013年08月07日 23:16
  • 1390

[转帖] DLL与PLL同为锁相环的区别

PLL与DLL区分
  • li200503028
  • li200503028
  • 2013年11月25日 14:19
  • 1755

PLL(锁相环)电路原理

最近在看系统时钟,网上找了几篇关于锁相环资料,拼了一篇文档,觉得自己看明白了,分享出来 (一) PLL(锁相环)电路原理      在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率...
  • leoufung
  • leoufung
  • 2015年12月11日 19:55
  • 8227

S3C6410X PLL 锁相环及配置

锁相环电路(Phase-Locked Loop,缩写 PLL)  , PLL是一个闭环的反馈控制系统,它可以使 PLL 的输出可以与一个参考信号保持固定的相位关系。PLL在电路的作用之一是起到倍频...
  • konga
  • konga
  • 2013年02月16日 12:15
  • 1329

MC9S12Xs128_锁相环PLL简介

  • 2014年11月19日 19:33
  • 193KB
  • 下载

图解实用电子技术丛书 锁相环(PLL)电路设计与应用

  • 2013年08月05日 21:20
  • 15.54MB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:锁相环PLL(一)Xilinx PLL IP核使用方法
举报原因:
原因补充:

(最多只允许输入30个字)