ADCK-代表AD时钟,他由ADICLK决定,可以是总线时钟、总线时钟/2、备用时钟(ALTCLK)、异步时钟ADACK。
图中红框表示可选的时钟源,绿框表示通过ADICLK这个寄存器位来选择时钟源,蓝框表示经过ADIV分频后输出ADCK时钟。采样频率域ADC时钟最直接的关系,可以理解为一个AD采样时间内,包含n个ADCK,ADCK的频率越快,AD的采样频率也就越快!
注意:ADCK 频率必须在 fADCK的(转换频率)最小和最大之间以满足 ADC 的精确要求。
AD采样转换时间的测试,转换时间计算公式如下:
转换时间 = SFCAdder + 均值因子 * (BCT + LSTAdder + HSCAdder)
conversionTime=SFCAdder+AverageNum*(BCT+LSTAdder+HSCAdder);
方案一,最短的16位单工采样转换时间
最快的转换时间为输入时钟为总线时钟bus_clock(48MHZ),即ADICLK=00,(注:K60N512内部集成的高性能的AD模块转换精度为16位,最高时钟频率为50MHZ)。分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。短时间采样,即ADLSMP=0。不采用高速转换时间,即ADHSC=0。
5*ADCK+5*bus_clock+25*ADCK=35/48*10-6s=0.73us
(从计算公式上看,采样时间如果再短点,就必须调整采样精度了,10位的单工模式下采样时间为0.63us)
方案二,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK=35/48*10-6s=0.73us
方案三,
分配比率为2,ADIV=01,即ADCK=0.5*bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK=65/48*10-6s=1.35us
方案四,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取4,采用硬件均值功能,即AVGE=1。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+4*(25*ADCK+2*ADCK)=116/48*10-6s=2.42us
方案五,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。采用高速转换时间,即ADHSC=1。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK+2*ADCK=37/48*10-6s=0.77us
方案六,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=00。不采用高速转换时间,即ADHSC=1。
3*ADCK+5*bus_clock+25*ADCK+20*ADCK=53/48*10-6s=1.1us
通过给AD通道输入5/2.2V的电压时,方案二的的采样值和输入值最接近