MIPI D-PHY TX 一致性测试实例解析 Part 01

目录

引言

测试项详解

Test 1.3.1 – Data Lane HS Entry: Data Lane TLPX Value

Test 1.3.2 – Data Lane HS Entry: THS-PREPARE Value

Test 1.3.3 – Data Lane HS Entry: THS-PREPARE + THS-ZERO Value

Test 1.3.4 – Data Lane HS-TX Differential Voltages (VOD(0), VOD(1))

Test 1.3.5 – Data Lane HS-TX Differential Voltage Mismatch (ΔVOD)

Test 1.3.6 – Data Lane HS-TX Single-Ended Output High Voltages (VOHHS(DP), VOHHS(DN))

Test 1.3.7 – Data Lane HS-TX Static Common-Mode Voltages (VCMTX(1), VCMTX(0))

Test 1.3.8 – Data Lane HS-TX Static Common-Mode Voltage Mismatch (ΔVCMTX(1,0))

Test 1.3.9 – Data Lane HS-TX Dynamic Common-Level Variations Between 50-450MHz (ΔVCMTX(LF))

Test 1.3.10 – Data Lane HS-TX Dynamic Common-Level Variations Above 450MHz (ΔVCMTX(HF))

续集


引言

        MIPI D-PHY TX端的一致性测试内容如下,总共分为6组,因产品应用场景的需求限制,小编在日常工作中,更多地关注红色所标识的测试内容接下来,小编将分为三个章节,具体解析下Group3~5的测试内容;

Group 1 (1.1.x) verifies various requirements specific to Data Lane LP-TX signaling

Group 2 (1.2.x) verifies various requirements specific to Clock Lane LP-TX signaling

Group 3 (1.3.x) verifies various requirements specific to Data Lane HS-TX signaling

Group 4 (1.4.x) verifies various requirements specific to Clock Lane HS-TX signaling

Group 5 (1.5.x) verifies various requirements specific to HS-TX Clock-to-Data-Lane timing

Group 6 (1.6.x) verifies various requirements specific to Initialization, ULPS, and BTA behavior

        本文讲解的是Group 3测试组的第一部分(内容较多,小编只能边写边发布),实测用例Keysight MSOS804A示波器的MIPI模板测试方案。

测试项详解

Test 1.3.1 – Data Lane HS Entry: Data Lane TLPX Value

        测试目的:验证 𝑇𝐿𝑃𝑋 的持续时间,其全称为Transmitted length of any Low-Power state period”,对应的是协议中所定义的LP-01状态的值;

        注意事项:如下图所示,测量状态将从数据的单端P信号的 𝑉𝐷𝑃 下降沿穿过最大低电平LP阈值 𝑉𝐼𝐿,𝑀𝐴𝑋 的时刻开始,并数据的单端N信号的 𝑉𝐷𝑁 下降沿穿过相同的阈值时结束,建议阈值 𝑉𝐼𝐿,𝑀𝐴𝑋 = 550𝑚𝑉 

        判定标准:𝑇𝐿𝑃𝑋 ≥ 50𝑛𝑠

        测试实例如下图所示:

Test 1.3.2 – Data Lane HS Entry: THS-PREPARE Value

        测试目的验证 𝑇𝐻𝑆−𝑃𝑅𝐸𝑃𝐴𝑅𝐸 的持续时间,其对应的是协议中所定义的LP-00状态的值;

        注意事项:如下图所示,测量状态将从 𝑉𝐷𝑁 下降沿穿过低于最大低电平LP阈值 𝑉𝐼𝐿,𝑀𝐴𝑋 的时刻开始,并结束于HS- zero差分状态开始的时刻,即最小有效HS-0差分阈值电平(-70mV)处;

        判定标准:40𝑛𝑠 + 4𝑈𝐼 ≤ 𝑇𝐻𝑆𝑃𝑅𝐸𝑃𝐴𝑅𝐸 ≤ 85𝑛𝑠 + 6𝑈𝐼

        测试实例如下图所示:

Test 1.3.3 – Data Lane HS Entry: THS-PREPARE + THS-ZERO Value

        测试目的: 1.3.11.3.2结果之和,即𝑇𝐻𝑆𝑃𝑅𝐸𝑃𝐴𝑅𝐸 𝑇𝐻𝑆𝑍𝐸𝑅𝑂 

        注意事项:如下图所示,测量状态将从 𝑇𝐻𝑆−𝑃𝑅𝐸𝑃𝐴𝑅𝐸 开始( 𝑉𝐷𝑁 下降沿穿过𝑉𝐼𝐿,𝑀𝐴𝑋 的时刻),并结束于扩展HS-0差分状态的末端,即HS同步序列的第一个比特的开始点,值得注意的是,这一结束点不是在第一个HS-1转换,而是提前的三个HS单位间隔,因为HS-SYNC同步序列从0001开始,完整的HS-SYNC的序列为 “00011101”。

        判定标准:𝑇𝐻𝑆𝑃𝑅𝐸𝑃𝐴𝑅𝐸 𝑇𝐻𝑆𝑍𝐸𝑅𝑂 ≥ 145𝑛𝑠 + 10𝑈𝐼

        测试实例如下图所示:

Test 1.3.4 – Data Lane HS-TX Differential Voltages (VOD(0), VOD(1))

        测试目的:验证HS数据差分模式下的电压幅度,分为两种工作电压:

        1) VOD(0):即差分工作电平HS-0,使用特定的100000”数据码型,用于示波器自动抓取;

        2) VOD(1):即差分工作电平HS-1 ,使用特定的“011111”数据码型,用于示波器自动抓取

        注意事项:

        1) 模板测试时,需要保证HS码流中存在上述的特定码型,否则,无法完成测试

        2) 手动测量时,建议至少取到一帧完整数据进行分析统计其最大最小和平均值。

        判定标准:−270𝑚𝑉 ≤ 𝑉𝑂𝐷≤ −140𝑚𝑉;140𝑚𝑉 ≤ 𝑉𝑂𝐷≤ 270𝑚𝑉

Test 1.3.5 – Data Lane HS-TX Differential Voltage Mismatch (ΔVOD)

        测试目的:验证HS数据差分模式下的高低电压差,即:∆𝑉𝑂𝐷 = 𝑉𝑂𝐷(1)𝑉𝑂𝐷(0)

        注意事项:

        1) 该测试项会用到之前测试的𝑉𝑂𝐷(0) 𝑉𝑂𝐷(1) 的电压值,因此,要保证1.3.4可以测出结果;

        2) 此测试项的限制值非常小,极易受到外界因素的影响,因此,测试之前,必须对探头和示波器通道组合进行电压匹配及skew校准。

        判定标准: ∆VOD≤14mV

        测试实例如下图所示:

Test 1.3.6 – Data Lane HS-TX Single-Ended Output High Voltages (VOHHS(DP), VOHHS(DN))

         测试目的:验证HS数据单端模式下的高电压幅值: 𝑉𝑂𝐻𝐻𝑆(𝐷𝑃) 𝑉𝑂𝐻𝐻𝑆(𝐷𝑁) ;

        注意事项:

        1) 与1.3.4相同的情况,因为需要特定的码型,模板测试有时会实测不出来;

        2) 测试结果取两种状态中的worst case值;

        3) 手动测量时,建议至少取到一帧完整数据进行统计。

        判定标准:𝑉𝑂𝐻𝐻𝑆(𝐷𝑃&𝐷𝑁≤ 360𝑚𝑉 

        测试实例如下图所示:

Test 1.3.7 – Data Lane HS-TX Static Common-Mode Voltages (VCMTX(1), VCMTX(0))

        测试目的:验证HS数据的共模电压值,需用到如下的计算公式:

        注意事项:

        1) 由于存在HS-0和HS-1两种工作状态,实际的测量结果,应当是包含两种状态下获取到的𝑉𝐶𝑀𝑇𝑋   值的统计数据,测试模板中,示波器会按照上述公式,将抓取到的𝑉𝐷𝑃 𝑉𝐷𝑁 单端波形叠加运算生成共模电压𝑉𝐶𝑀𝑇𝑋   ,抓取的过程是在每个数据通道的UI中心位置,由时钟信号定时采样,并统计出其最大最小和平均值;

        2) 此项是在1.3.6中的特定码型下获取的稳态电平下的共模电压值,而非通常意义上的动态值;

        3) 手动测量时,建议至少取到一帧完整数据进行统计。

        判定标准: 150𝑚𝑉 ≤ 𝑉𝐶𝑀𝑇𝑋(0,1) ≤ 250𝑚𝑉

        测试实例如下图所示:

Test 1.3.8 – Data Lane HS-TX Static Common-Mode Voltage Mismatch (ΔVCMTX(1,0))

        测试目的:获取1.3.7的统计结果中的worst case值进行计算:

        判定标准: 𝑉𝐶𝑀𝑇𝑋(1,0)≤5𝑚𝑉

        注意事项:由于判定限值非常地小,因此,除了完成前文所述的各种补偿及校准工作,还需要格外留意测试点焊接的处理、引线的长度以及探头接地位置的选择。

Test 1.3.9 – Data Lane HS-TX Dynamic Common-Level Variations Between 50-450MHz (ΔVCMTX(LF))

        测试目的:验证∆𝑉𝐶𝑀𝑇𝑋(1,0)50~450MHz频段内的值;

        注意事项:

        1) 不同于上述的测试方法,这项测试要求抓取所有的HS信号--HS-SYNC开始,到HS-TRAIL结束,期间所有的0/1信号变化都将被捕捉;

        2) 使用8阶巴特沃斯带通滤波器作为测试滤波器, -3dB截止频率为50450MHz ,波形将通过该滤波器后测试其峰值电压。

        判定标准:∆𝑉𝐶𝑀𝑇𝑋(𝐿𝐹≤ 25𝑚𝑉𝑝𝑒𝑎𝑘

        测试实例如下图所示:

Test 1.3.10 – Data Lane HS-TX Dynamic Common-Level Variations Above 450MHz (ΔVCMTX(HF))

        测试目的:验证∆𝑉𝐶𝑀𝑇𝑋(1,0)在大于450MHz频段内的值

        注意事项:类似于1.3.9的测试方法,不同之处在于,带通滤波器换成了高通滤波器--8阶巴特沃斯高通滤波器,截止频率为450MHz,结果测量为𝑉𝑅𝑀𝑆 而不是𝑉𝑃𝐸𝐴𝐾,  𝑉𝐶𝑀𝑇𝑋(𝐻𝐹) 作为高通滤波后 𝑉𝐶𝑀𝑇𝑋(1,0) 波形的均方根值测量;

        判定标准:∆𝑉𝐶𝑀𝑇𝑋(𝐻𝐹≤ 15𝑚𝑉𝑅𝑀𝑆

        测试实例如下图所示:

续集

继续阅读,请点击下方文章链接:

MIPI D-PHY TX 一致性测试实例解析 part 01 续
 

  • 12
    点赞
  • 49
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
Vivado IP核是Xilinx公司开发的一种可配置的IP核生成工具,可以用于快速生成各种功能的IP核。其中,MIPI D-PHY是一种用于手机、摄像头、显示器等设备的高速串行接口协议。 MIPI D-PHY测试可以通过使用Vivado IP核生成MIPI D-PHY核,并在FPGA平台上进行测试来完成。首先,我们需要在Vivado中创建一个新的项目,选择适当的FPGA型号和开发板。然后,通过Vivado IP核生成我们所需要的MIPI D-PHY核,并将其添加到我们的项目中。 在项目中添加MIPI D-PHY IP核后,我们可以对其进行配置,并将其连接到其他逻辑电路或外部设备。配置参数包括数据通道的位宽、时钟频率、电源电压等。我们还可以配置其他相关的设置,如时钟延迟、电源方案等。 完成配置后,我们可以执行仿真来验证MIPI D-PHY的功能。可以通过发送和接收模拟数据来模拟实际的通信过程,并检查传输的正确性和稳定性。仿真结果应该与预期的规格要求相符。 完成仿真后,可以通过将设计生成比特流文件并下载到FPGA平台上来进行硬件验证。在FPGA上运行实际的测试数据,观察MIPI D-PHY的性能指标,例如误码率、数据传输速率等。这些指标应该与设计规格及MIPI D-PHY协议相符。 总结来说,通过使用Vivado IP核生成MIPI D-PHY核,并在FPGA平台上进行测试,我们可以验证MIPI D-PHY核的功能和性能,确保其正常工作并符合规格要求。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

一只豌豆象

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值