数字电路有关sr锁存器的一些干货

首先，我们先来看普通的两个sr锁存器。可以简单地认为s、r分别为置1和置0，在或非门锁存器中，是高电平触发，而在与非门锁存器中，低电平触发。

比如在或非门sr锁存器中，s=r=0表示保持状态，但这种保持状态只能保持q!=q'的情况，也就是说q和q'不能相等。当s=r=1是，那么q=q'=0在这一刻，但是在下一刻如果r=s=0,又想进入保持状态，那么不行，状态无法确定。<--推出状态不确定也很简单，当r=s=0时，因为两个或非门的第二个输入都是0，那么将要输出的两个也应该都是0，这就造成了矛盾现象，所以不确定。

接下来是电平触发的触发器（同步触发器）

当clk等于0时，进入保持状态。当clk=1时，因为s和r经过了与非门后变成了s'和r',所以本来的与非触发器，它的动作表都相反了，变成了或非型，我们直接称他为正电平触发。它的动作表与与非的sr触发器一致。

然后就再复杂一点，加上了异步置位端和异步复位段。

而这两个异步端是在clk=0时才有的，即不用管其他，只要管这两个异步端的情况。这两个都是低电平触发，sd'为0时，q=1；rd'=0时，q=0。