Chapter 1 Introduction to CMOS Design

前言：最近吧Jacob Baker的Circuit Deisng, Layout, and Simulation (4th edition)看了一遍，我很喜欢这本书，因为它深入浅出，从最基本的电路原理开始介绍，怕你什么都不懂，特别适合我们这样喜欢foundamental的选手，所以这里做一个各章总结，就当是再review了，品一品关键点.

Introduction to CMOS Design

这一章大概介绍了CMOS制作和设计流程

Flowchart for the CMOS IC design process (以模拟IC设计为例)

1. 定Specs

   1. 和System Engineer扯皮，双方相互拉扯，互探底线
   2. 和老板甚至和其他team的人定Schedule

2. 手工计算

   1. 真的做了吗？我喜欢把最基本的原理图和公式画到iPad的notion上
   2. 画Schematic（在Cadence环境下搭电路）

3. 电路前仿真

   1. ADE-L虽然简单易用，但Mastero能用Spectre X甚至是FX仿真器，YYDS！

4. 前仿真满足指标了吗？

   1. 根据高低温，不同电压阈，不同Corner看full-corner Min, Typical, Max
   2. Monte Carlo或者3-sigma甚至6-sigma是否满足Specs需求

5. 找Layout画layout

   1. 各种match，高低压环的注意
   2. 整体布局布线，电源和地走线怎么走，干净模块和肮脏模块放放哪里

6. 后仿真

   1. 提取coupled电容DSPF或者SP网表寄生参数，进行寄生电容Caplist检查，防止噪声源干扰敏感信号
   2. 根据coupled电容DSPF进行EM (Electromigration) 仿真，确保功率管或者走大电流的block电流能力够，Javg和Jmax不够就去找Layout去聊去改
   3. 根据decoupled电容DSPF进行后仿真 (也可以用coupled，就是速度太慢，服务器好请随意)
   4. 灵魂问题：后仿真满足指标了吗？一般不出大问题就含泪接受，尤其是DC-DC电源类产品，本来仿真速度就慢，精度就比较粗糙，大概参数基本满足就可以了。

7. 如果有数字电路还有AMS（Advanced Mixed-Signal）仿真，一堆环境需要配置

8. Tape-Out流片！

   1. 当然期间还需要统计device list，mask layer
   2. 切割封装外围PCB设计
   3. 设计验证DFT（测试文档）等一堆重要但费时费力的事

9. 芯片回来测试

   1. 静态测试（DC test）拉高拉低基本电压电流信息
   2. 动态测试，各种transient，芯片动起来的测试（芯片能动起来就阿弥陀佛了）
   3. ATE高低温测试配合之前写的DFT各种帮着ATE调试，测量datasheet上electrical characteristics table数据
   4. Application Engineer动态测试，测试系统效率，各种transient performance
   5. 老化和压力测试 （B-Hast，HTOL）这么高温高压高湿的环境下这不是为难我胖虎芯片吗？fail一片都很紧张，分析原因到底是操作失误mishanding还是芯片本身问题
   6. 变态一点的公司需要拿着TT，FF，SS不同生产lot的芯片进行测试，得到报告

10. Release To Market 投放市场！

    1. 试量产，统计良率和成本
    2. 开香槟（希望不是半场）

The chip is held in the cavity of the package with an epoxy resin (“glue”) as seen in Fig. 1.3b.

芯片被Epoxy resin=glue ( 环氧树脂) 承起来，这单词在封装还经常看到

Introduction to Spice

这里主要讲如何用Spiece进行电路仿真，我感觉是使用LTSpice。现在大家基本上都有Cadence的Spectre了，语法略微有所不同，但是在某些场合下还是有人喜欢用.SP文件进行仿真，而且有时候需要打开netlist去查看网表，所以了学习解一下Spice语法也没什么问题

Spice语法手册谷歌可查，就不赘述了

decades = dividing by 10, octaves = dividing by 2. Note that -6dB/octave is the same rate as -20 dB/decade

Quality factor for a resonant circuit is defined as the ratio of the energy stored in the tank to the energy lost.

这里提供了Q的一种测量方法：Our circuit definition for Q is the ratio of the center (resonant) frequency to the bandwidth of the response at the 3 dB points.
$$Q=\frac{f_{center}}{BW}=\frac{f_{center}}{f_{3dBhigh}-f_{3dBlow}}$$
当然在电力电子用还有其他Qulity Factor的定义，例如 series LCR circuit 即L，C和R串联
$$Q=\frac{1}{R}\sqrt{\frac{L}{C}}$$

Convergence

相信大家经常仿真不收敛，有人说需要调节一下Convergence参数，各项是什么意思呢

ABSTOL：是绝对电流精度，默认1pA

VNTOL：节点电压精度，默认1uV

RELTOL：相对精度参数，默认是0.001（0.1 %）

比如一个节点电压是1V，Spice会取1V*RELTOL=1mV 和 VNTOL=1uV的更大值，定义为已收敛

In some high-gain circuits with feedback (like op-amp’s design), decreasing these values can help convergences. 当然我觉得还是在switching过程中，电压大幅变化更容易造成不收敛

Cadence有一篇文章介绍了如何加速APS仿真和容易收敛，可以参考

Spectre Tech Tips: Optimizing Spectre APS Performance - Analog/Custom Design - Cadence Blogs - Cadence Community