调用的RAM IP,输出使能,输入地址后,要延迟一个时钟周期,该地址下的数据才会输出,如下图所示:
mmodelsim仿真图中当触发ram输出时,其输出数据要延迟一拍后,才会有数据输出;(VIVADO中调用的RAM IP,有时候会出现输出莫名其妙延时两拍的情况,在仿真的时候一定要仔细看,解决办法是删除这个IP,重新调用)
如果在VIVADO中调用RAM IP时,设定默认勾选primitives output register ,如下图所示,则RAM为了改善时序,还会增加一个时钟周期的延时。
调用的RAM IP,输出使能,输入地址后,要延迟一个时钟周期,该地址下的数据才会输出,如下图所示:
mmodelsim仿真图中当触发ram输出时,其输出数据要延迟一拍后,才会有数据输出;(VIVADO中调用的RAM IP,有时候会出现输出莫名其妙延时两拍的情况,在仿真的时候一定要仔细看,解决办法是删除这个IP,重新调用)
如果在VIVADO中调用RAM IP时,设定默认勾选primitives output register ,如下图所示,则RAM为了改善时序,还会增加一个时钟周期的延时。