vivado 仿真ram,rom和fifo

FIFO、RAM、ROM学习文档

一、FIFO

1. read latency问题

FIFO有两种读模式，第一种是标准fifo，这种模式下读使能为1之后，要延迟一个时钟周期之后fifo输出的第一个数据才是第一个写入fifo的数据。如下图所示：

蓝色信号为读使能，18为fifo第一个写入的数据。

第二种是first-word fall through, 这种模式下读使能为1之后，不延迟时钟周期。

2．仿真时一直出现问题，full和empty信号一直飘红，后来发现是初始信号full设置的初值问题。

 

图中的full flags reset value开始为1，需要设置为0。

3.data count信号

Data count信号是在写入数据是开始从0开始加1，一直加到写满，加到1023（即写满）后为0，此时开始读的话，从0开始减1，减到1为止。࿰