D触发器实现JK触发器

实现电路

代码

module top_module (
    input clk,
    input j,
    input k,
    output reg Q); 

    always @(posedge clk)begin
        Q <= (j&(~Q))|(~k&Q);
    end
endmodule

综合电路