引脚驱动mos时管出现波形振荡的原因及一种抑制方法

最新推荐文章于 2025-04-10 10:51:14 发布

Aa2501085934

最新推荐文章于 2025-04-10 10:51:14 发布

阅读量1.1w

点赞数 10

文章标签：单片机 stm32 嵌入式硬件

本文链接：https://blog.csdn.net/Aa2501085934/article/details/130702395

版权

当我们使用单片机引脚驱动mos管时（如图一）

（图一）

可能会出现以下波形，

出现该现象的是因为

在mos管的栅极和源极之间有一个寄生电容，同时在芯片的引脚和栅极之间的pcb走线有一个寄生电感，两者就会组成一个LC振荡电路

这个振荡电路会导致mos管输出波形有振荡

为了抑制这个振荡，我们首先需要加一个电阻

，但注意这个电阻不能太大，不然会导致另一个问题：电流过小电容充放电很慢，出现以下波形。

一般最多30Ω，当然，在能抑制振荡的前提下越小越好，减少无效的损耗。

然后，我们还需要加一个二极管，用来加快mos管关闭的速度，因为加了电阻后电容放电减慢，影响mos管关闭速度，至于为什么不加快电容充电速度——因为充电速度已经够快了，mos管可以立刻打开，不用管。

加上二极管后如图：

注意：一般选择肖特基二极管，因为压降小。

以上就是引脚驱动mos时管出现波形振荡的原因及一种抑制方法，感谢阅读。

参考视频：网友设计的无刷电机驱动板，主控是STM32，让我帮他看下，历时三天出了这期分析视频_哔哩哔哩_bilibili

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Aa2501085934

关注关注

10
点赞
踩
50

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Buck电源设计常见的一些问题（四）MOS管振荡抑制方法（二）

小幽余生不加糖

12-28

2087

另一方面，开关振铃为远超开关频率的高频振铃，并伴随很高的 dV/dt，会带来传导和辐射的 EMI 问题，可能会使得终端产品不能通过 EMI 标准测试，更严重时甚至会干扰开关电源自身的信号电路或临近的其他功能电路的正常工作。选用二极管反向特性好的器件；该电路可等效成图 3 中 LC 谐振电路，新的 LR和 CR为 Lp1、Lp5，Lp3, Lp4, CD等所有参与振铃的寄生感容的复合值。通常 Snubber 的 Csnub取值在数 nF 以上，在振铃频率 fR（加了 snubber 后）下的阻抗很小。

Buck电源设计常见的一些问题（三）MOS管振荡抑制方法（一）

小幽余生不加糖

12-16

2158

在同步 Buck 变换器中，MOSFET 开通与关断瞬间，由于 POL 自身寄生电感和电容以及PCB 走线的寄生电感和电容参数的原因开关节点会产生高频振荡。过高的振荡会增加损耗、加重 EMI 干扰，POL 负电流保护，甚至击穿芯片影响系统的稳定工作。那么我们就分析分析在实际工程应用中我们有哪些方法。

1 条评论您还未登录，请先登录后发表或查看评论

09-14

honeyball的博客

04-10

1310

通过应用端分析，导致栅极振荡是电源在动态负载切换时，MOSFET存在较大的电流应力且电流变化较快。因此，导线和其他杂散电感（栅极，源极和漏极电路之间以及相关互连中的电感）可能会形成正反馈电路，从而导致寄生振荡。MOSFET作为栅极电压控制器件，栅源极驱动电压的振荡会极大的影响器件和电源转换器的可靠性，实际应用中严重的栅极振荡还可能会引起器件或电路异常失效。关断期间，漏极和源极之间的振铃电压可能返回到栅极，通过栅极-漏极电容Cgd的正反馈环路连接到栅极端，并导致栅极电压振荡。ζ由0约接近1，收敛越快。

振铃的寄生参数和计算

gtkknd的专栏

10-30

1152

MOSFET栅极驱动产生振荡的原因及如何解决

学海无涯的专栏

01-31

1万+

由于MOSFET通常工作在几十kHz的开关状态，其充放电电流由栅源极电容和驱动电压决定，若驱动电阻选的很大，使得电路损耗过大，不利于驱动电路的安全运行，因此要综合考虑电阻、电容的取值。而MOSFET的关断时间与开通时间存在着一定的矛盾，若单纯增大开通时间，必然也增大了关断时间，而从减小死区时间角度，希望关断时间短一些，因此考虑调整MOSFET的开通和关断时间；，在开通时为减小dv/dt的应力，增加栅极的充电时间，而关断时间应短一些，以使用较短的死区时间减小输出波形的谐波含量，电路如图3所示。

MOS驱动好不好，波形一看就知道

jk_101的博客

05-27

6922

由于MOS管的制作工艺，决定了本身GS之间有结电容以及GD之间有弥勒电容，DS也有寄生电容，这使得MOS管的驱动变得不那么简单。波形的上升沿和下降沿非常缓慢，甚至可能近似三角波，可尝试将栅极驱动电阻减小，如果变化不大，很可能是驱动芯片的驱动能力不足引起。一般认为MOS管是电压驱动型，所以驱动MOS管，只需要提供一定的电压，不需要提供电流。肉眼可见这也是方波，上升沿和下降沿都比较陡峭，开关速度比较快，管子损耗小，只是管子有略微的震荡。一般认为三极管是电流驱动型，所以驱动三极管，要在基极提供一定的电流。

MOS 管驱动设计细节,波形分析

m0_50862404的博客

03-17

1万+

一般认为MOSFET是电压驱动的，不需要驱动电流。然而，在MOS的G S两级之间有结电容存在，这个电容会让驱动MOS变的不那么简单。如果不考虑纹波和EMI等要求的话，MOS管开关速度越快越好，因为开关时间越短，开关损耗越小，而在开关电源中开关损耗占总损耗的很大一部分，因此MOS管驱动电路的好坏直接决定了电源的效率。对于一个MOS管，如果把GS之间的电压从0拉到管子的开启电压所用的时间越短，那么MOS管开启的速度就会越快。与此类似，如果把MOS管的GS电压从开启电压降到0V的时间越短，那么MOS管关断的

硬件-MOS管导通波形与处理方式

weixin_65327398的博客

10-22

1470

摘要：驱动mos管Vg波形。

MOSFET的米勒震荡成因以及寄生电压问题

01-26

在电力电子和硬件设计领域，MOSFET（金属氧化物半导体场效应晶体管）的应用广泛，但其在实际工作时可能会遇到米勒震荡和寄生电压的问题。米勒震荡主要由驱动端欠阻尼震荡、米勒电容过大、源极寄生电感过大等因素引起...

深度解析MOS管的GS波形

01-20

对于咱们电源工程师来讲，我们很多时候都在看波形，看输入波形，MOS开关波形，电流波形，输出二极管波形，芯片波形，MOS管的GS波形，我们拿开关GS波形为例来聊一下GS的波形。　　我们测试MOS管GS波形时，有时会看到下图中的这种波形，在芯片输出端是非常好的方波输出。但一旦到了MOS管的G极就出问题了，有振荡，这个振荡小的时候还能勉强过关，但是有时候振荡特别大，看着都教人担心会不会重启。　　这个波形中的振荡是怎么回事？有没有办法消除？　　我们一起来看看！　　IC出来的波形正常，到C1两端的波形就有振荡了，实际上这个振荡就是R1，L1和C1三个元器件的串联振荡引起的，R1为驱动电阻，是我们外加的，

IRS2902驱动MOS管资料

07-07

在没有适当栅极驱动优化的情况下，MOSFET 开关时可能会出现振荡，导致驱动波形失真，进而影响 MOSFET 的性能。 R29 和 D3 组成的并联电路就是一种优化策略。R29 串联在栅极和IC引脚之间，它的作用是与MOSFET的输入...

功率MOS管的损坏机理介绍

08-27

功率MOS管是一种广泛应用在电力电子设备中的关键元件，它主要负责控制电路的开关和电流流动。本文将深入探讨功率MOS管的几种常见损坏机理，并基于Renasus功率二极管的应用说明进行分析。首先，我们来看雪崩破坏。...

功率MOS管驱动设计与PCB layout注意事项

热门推荐

sinat_15677011的博客

08-05

1万+

一般认为MOSFET是电压驱动的，不需要驱动电流，然而，在MOSFET的GS两级之间有结电容存在，这个电容会让驱动MOS变的不那么简单。如果不考虑纹波和EMI的要求话，MOS管开关速度越快越好，因为开关时间越短，开关损耗越小，而在开关电源中开关损耗占总损耗的很大一部分，因此MOS管驱动电路的好坏直接决定了电源的效率。对于一个MOS管，如果把GS之间的电压从0拉到管子的开启电压所用的时间越短，那么MOS管开启的速度就会越快。与此类似，如果把MOS管的GS电压从开启电压降到0V的时间越短，那么MOS管关

DCDC电路断电时放电波形发生震荡和电压跳变问题

**My Coding Family**

01-22

1082

DCDC电路断电时放电波形发生震荡和电压跳变问题：做的一个项目需要用单片机ADC采集电压，要让单片机感应到电压降到3.1V开始往FLASH里存数据，单片机2.4V基本上就工作不了，（根据单片机手册的，擦写的时间在40mS在左右）所以3.1V降到2.4V的时间必须要大于40mS岁以上，在单片机VCC处加了一个100nF的电容，理论仿真下来150mS左右发现存不进去，用示波器抓了一下波形，发现放电时震荡很严重，实际3.1V到2.4V时间只有10ms左右，这个肯定存不进去；请教师傅说是应该时前级DCDC开关电

功率MOS管栅极电压震荡

TSINGHUAJOKING

05-12

1313

在两个MOS的栅极，增加一个 75欧姆的电阻，测量一下，对应的栅极的电压波形。在这里出现了比较奇怪的情况，也就下管前面有了比较明显的一个延迟，这个延迟并不是有单片机的信号延迟引起的。昨天晚上测试功率MOS管半桥电路的过程中，同时测量两路MOS管的栅极电压时，发现它们在上升沿和下降沿出现高频震荡。将上下桥臂的死区设定为 33ns，可以看到上下导通的过程中就非常平稳，没有更多的震荡。此时，需要增加 30ns 的死区，根据所使用的 MOS 管设定死区的大小。

解析MOS管的GS波形振荡是如何消除

树卡花

01-18

4630

对于电源工程师来说，很多时候都在看波形，比如看输入波形、MOS开关波形、电流波形、输出二极管波形、芯片波形、MOS管的GS波形…… 接下来，聊一下GS波形。我们测试MOS管GS波形时，有时会看到图1这种波形，在芯片输出端是非常好的方波输出，可一旦到了MOS管的G极就出问题了——有振荡。这个振荡小的时候还能勉强过关，但有时候振荡特别大，看着都令人担心会不会重启。那么，这个波形中的振荡是怎么回事？有没有办法消除呢？下面，让我们一起来看看：在图2中，IC出来的波形正常，到C1两端的波形就有振荡了。实际

buck芯片，上电瞬间波形震荡，如何解决？

jk_101的博客

06-01

1724

但此时我们发现此芯片的使能引脚一直到时刻B都是使能的，因此输出被再次使能，输出电压被尝试再次拉高，但因为这时候输入电压的进一步下降导致输出已经无法满足负载的消耗，因此输出电压只能在正常输出与低电位之间不断开关，即图 1、图2所展示的波形。同事在测上下电的时候，发现输出电压在上下电会出现震荡的现象，如图4所示，放大后观察发现，上电时刻震荡发生时，EN使能引脚满足芯片启动要求，但是这时输入电压仍较低，导致芯片打开后就立即被后端负载拉低，周而复始，直到使能引脚和输入电压同时满足芯片工作设计电路要求时震荡才消失。

mos管自举式驱动电路设计pcb

02-23

<think>好的，用户想了解MOS管自举式驱动电路的PCB设计，我得先回忆一下相关知识。自举电路通常用于高端驱动，确保MOS管在导通时栅极电压足够。首先，可能需要解释自举的基本原理，比如在H桥或者半桥应用中，如何通过电容和二极管来维持栅极电压。接下来，PCB设计的关键点有哪些呢？用户可能关心布局、走线、噪声抑制这些问题。比如，自举电容的位置应该靠近驱动芯片和MOS管，减小寄生电感。还有，高频环路面积要小，避免干扰。地线分割和单点接地可能也很重要，特别是功率地和信号地的处理。用户可能是在设计电源或者电机驱动电路，遇到自举电路不稳定或者效率不高的问题。需要强调元件选型，比如快速恢复二极管的选择，电容的耐压和容量。另外，驱动电阻和栅极电阻的取值也很关键，影响开关速度和损耗。还要注意热设计，大电流路径的走线宽度是否足够，是否需要加散热孔或者铜箔。可能还要提到测试中的注意事项，比如用示波器观察自举电容的电压是否稳定，是否有电压跌落导致MOS管无法完全导通的情况。另外，是否需要考虑隔离和噪声问题？比如在布局时，高压部分和低压控制部分要保持距离，避免耦合干扰。可能还需要使用保护器件，比如TVS二极管，防止电压尖峰损坏元件。总结一下，回答的结构应该先介绍自举电路的作用，然后分点讲解PCB设计的注意事项，包括布局、走线、元件选型、地线处理、热管理和测试验证。这样用户能系统地了解设计要点，避免常见错误。</think>MOS管自举式驱动电路是一种常用于半桥或全桥拓扑的高端MOS管栅极驱动方案，其核心是通过自举电容和二极管实现栅极电压的提升，确保高端MOS管能可靠导通。在PCB设计中，需特别注意以下关键点： --- ### **1. 自举电路基本原理** - **功能**：在高端MOS管（上管）导通时，利用自举电容储存电荷，为后续驱动提供高于电源的电压（如VCC+12V），确保栅极充分导通。 - **组成**：自举电容（C_boot）、快恢复二极管（D_boot）和驱动IC（如IR2110）是核心元件。 --- ### **2. PCB设计关键要点** #### **(1) 布局优化** - **自举电容就近放置**：将C_boot和D_boot尽量靠近驱动IC和高端MOS管，缩短高频环路路径，降低寄生电感（如图1中的红色环路）。 - **驱动回路分区**：将驱动电路与功率电路分离，避免大电流路径干扰敏感信号。 #### **(2) 走线设计** - **低寄生电感路径**： - 驱动IC的HO（高端输出）到MOS管栅极的走线尽量短且宽（如20-50mil），减少开关损耗和振荡。 - 自举二极管（D_boot）的阴极到VCC和自举电容的走线需短直，避免电压跌落。 - **敏感信号保护**： - 栅极驱动信号（HO、LO）避免平行于高di/dt路径（如功率电感或开关节点），防止耦合噪声。 #### **(3) 地线处理** - **功率地与信号地分离**： - 驱动IC的信号地（COM）与功率地（PGND）通过单点连接（如0Ω电阻或磁珠），避免噪声回流。 - 自举电容的接地端直接连接到驱动IC的COM引脚，而非功率地。 #### **(4) 关键元件选型与布局** - **自举电容**：选择低ESR的陶瓷电容（如X7R，容值0.1-10μF），耐压需高于电源电压（如VCC+15V）。 - **快恢复二极管**：反向恢复时间需极短（如UF4007或肖特基二极管），反向耐压高于电源电压。 #### **(5) 开关节点（VS）处理** - VS引脚（连接高端MOS管源极）是自举电容的充电回路关键点： - 确保VS到驱动IC的走线短且粗，避免因寄生电感导致电压尖峰。 - 若使用半桥结构，VS通常连接半桥中点（开关节点），需远离栅极信号。 #### **(6) 噪声抑制** - **栅极电阻配置**：在驱动输出端串联小电阻（如5-20Ω），并联反向二极管（如1N4148），抑制栅极振荡。 - **RC缓冲电路**：在开关节点（如半桥中点）添加RC Snubber（如10Ω+1nF），吸收电压尖峰。 --- ### **3. 热设计与电流路径** - **功率路径加粗**：高端MOS管的漏极（高压输入）和源极（VS）走线需足够宽（如2oz铜厚，50-100mil），减少导通损耗。 - **散热处理**：大电流MOS管下方放置散热过孔阵列，并连接至背面铜箔散热。 --- ### **4. 验证与测试** - **自举电容电压监测**：用示波器观察V_boot波形，确认在开关周期内无过度跌落（需高于MOS管的V_GS阈值）。 - **死区时间检查**：确保驱动信号的死区时间（Dead Time）设置合理，避免上下管直通。 --- ### **示例PCB布局示意图** ``` [驱动IC]───短走线─┬─[D_boot]─┬─[C_boot]─┬─GND（COM） │ │ │ HO───────→栅极电阻─→[高端MOS管] VS←───────半桥中点（开关节点） ``` 通过合理布局和走线优化，可显著提升自举驱动电路的可靠性和抗干扰能力。实际设计中建议参考芯片手册的布局示例，并结合仿真工具（如LTspice）验证关键节点波形。