搞定ESD（三）：ESD干扰耦合路径深入分析（一）

最新推荐文章于 2024-05-18 17:47:14 发布
最新推荐文章于 2024-05-18 17:47:14 发布
阅读量2.8k 收藏 8
点赞数 2
分类专栏： ESD静电放电 文章标签： ESD 耦合
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Albert992/article/details/133798932
版权
本文深入探讨了ESD干扰的耦合路径，包括外部测试环境引起的电场耦合，如静电枪的电场影响和耦合板的电场干扰，以及静电电流泄放过程中的电场耦合，如金属平面、参考平面与敏感信号间的耦合效应。同时，分析了EUT摆放方式如何影响电场耦合，揭示了不同放置方式对ESD测试结果的影响。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

前文推荐：

大家好，我是记得诚。

今天还是继续ESD的内容，对ESD干扰的耦合路径进行深入分析。

一、外部测试环境引发的电场耦合

1.1 静电枪枪体的电场耦合

在这里插入图片描述

静电放电时用手紧握住静电枪枪体与枪头连接处，皮肤能够明显的感受到虹吸之力，这个就是静电枪体放电时产生的强电场干扰。当枪体靠近EUT内部的敏感电路、敏感器件敏感布线时两者之间就会发生电场耦合，造成电路或者

了解本专栏 订阅专栏 解锁全文
【ESD专题】ESD干扰产生的机理和耦合的途径
一点硬件
08-10 1601
ESD干扰产生的机理是什？耦合的途径又有什么？
搞定ESD（四）：ESD干扰耦合路径深入分析（二）
记得诚
10-29 2142
静电放电过程中静电干扰主要通过三种间接耦合方式干扰敏感源，即电场耦合、磁场耦合、地弹。前文已经深入分析了静电放电过程中的电场耦合，今天就谈谈静电放电过程中的磁场耦合，也可以理解环路耦合。熟话说的好〝人往高处走，水往低处流〞，静电电流也会选择阻抗最低的路径返回到源端。静电电流流会源端的路径实际上就构成了电流环路，当敏感信号形成的电流环路与静电电流环路存在共环路时，就会将静电放电干扰耦合到敏感信号环路内，干扰敏感信号。
搞定ESD（五）：静电放电问题分析与调试
记得诚
11-08 2132
前面深入分析了静电放电的干扰机理、耦合路径，从现在开始将进入下一个大家非常关注的环节：静电放电问题分析与调试，掌握静电放电问题的分析方法，快速锁定敏感设备或者耦合路径，可以达到事半功倍的效果。
搞定ESD（一）：静电放电测试标准解析
热门推荐
记得诚
09-24 2万+
ESD（Electrostatic Discharge）静电放电定义：标准定义：根据 GB/T4365-2003 电工术语 电磁兼容对静电放电的定义：具有不同静电电位的物体靠近或者接触引起的电荷转移。通用定义：两个具有不同静电电位的物体，由于直接接触或者靠近引起两物体间电荷传递。电荷传递的能量达到一定程度后，击穿其间介质而进行放电的现象就是静电放电。接触放电方法：试验发生器的电极保持与受试设备的并由发生器内的放电开关激励放电的一种试验方法。空气放电方法。
ESD放电路径分析
domen_pan的博客
02-27 1084
当金属外壳接地情况下，大部分外部干扰信号将会通过外壳，外壳到接地点，再由接地点回到干扰信号的地，实现干扰信号的回流，这点不仅仅适用于​ESD，对于其他的RI类干扰，也同样适合。发现内部金属板跟外壳的搭接处存在较多的缝隙点，该缝隙点对于频率较高的信号能够实现较为理想的回流，但是对于频率没有那么高的信号，则较难以实现回流，我们尝试将这些缝隙用铜箔包裹住，充分降低该金属板跟外壳的接触阻抗​。我们分析，路径3其实是不期望的路径，我们最期望的路径是1，或者2的内部金属部件跟外壳良好接触情况下的路径。
搞定ESD（八）：静电放电之原理图设计
记得诚
01-04 2582
ESD防护器件在不动作状态下对所保护电子电路、电子系统的功能应不造成任何影响，可以通过维持低电流以及足以在特定数据传输速率下维持数据完整性的低电容值来达成。在ESD应力冲击或者说大电流冲击条件下，ESD保护元件的第一个要求就是必须能够正常工作，要有足够低的阻抗以便能够限制受保护点的电压；其次，必须能够快速动作，这样才能使上升时间低于纳秒级的ESD电流上升时间。ESD保护元件主要有以硅技术为代表的ESD器件，如瞬态电压抑制器TVS管；以陶瓷技术为代表的ESD器件，如金属氧化物压敏电阻；
又出了一本书！
记得诚
02-18 712
内容还是很系统全面的，从ESD的标准解析，到机理分析，到耦合路径分析，再到调试分析方法，再到实际案例的分析，再到原理图设计、PCB设计和系统设计。之前文章里面说的，会将这些文章整理成合集，赠送给付费订阅的读者，所以这不来了吗。订阅后，记得加我的微信：HW-share，领取PDF电子书，祝大家学习愉快。用PDF阅读器打开之后，左侧会有目录，方便大家的阅读。上面的超链接文章，随便点击一篇，即可进行订阅。PDF是这样的，我把他取名为《今天是初九，祝大家开工大吉。大家好，我是记得诚。
搞定ESD（六）：静电放电问题典型案例分析（一）
记得诚
11-29 2704
复位信号是芯片非常重要且敏感的信号，其工作可靠性直接影响芯片工作的稳定性。复位信号的电路设计时应充分考虑其抗干扰能力，例如：增加ESD元件预留。复位信号的PCB布线应避免靠近ESD测试点，TVS元件、滤波电容元件、上拉电阻元件应靠近芯片复位信号引脚放置。关于DC-DC芯片电路设计应严格遵守芯片应用手册，尤其是EN脚、反馈信号、输出端滤波电感、电解电容关键器件选型。本案例DC-DC输出端电解电容参数由100uF改为470uF甚至更大容量电容时输出电压跌落问题就不是非常明显，则很容易忽略，很难被发现。
搞定ESD（二）：ESD干扰机理分析
记得诚
09-24 3100
大家好，我是记得诚。上文介绍了ESD的基本知识，对ESD的测试标准进行了解析，包括静电发生器的介绍，实验布置要求，静电放电实验的实施及判定等内容。本文主要介绍ESD的干扰机理。
电磁兼容（EMC）：静电放电(ESD）抗扰度试验深度解读（七）
linkking27的博客
04-25 2562
静电抗扰度的试验测试细节对测试结果影响比较大，本文详细介绍静电抗扰度试验的测试程序和注意事项。
EMI及其耦合途径.
12-29
电磁暂态课程 第二章 EMI及其耦合路径的讲解
手机中ESD与EMI干扰问题
pan0755的博客
05-17 2876
这篇文章简要地探讨了手机音频系统中ESD及EMI的起因及结果。接着研讨了ESD干扰抑制器和EMI滤波器的使用，以避免这些威胁。最后，比较了当前三种解决方案。英飞凌的Mr Alexander Glas在国际手机产业展览会暨论坛之手机/便携式电子技术论坛上也曾经做过关于《手机中高速和高频接口静电释放（ESD）保护与电磁干扰（EMI）抑制》的报告，可见ESD及EMI不可忽略的重要性。 　　现代
电磁兼容（EMC）：静电放电（ESD）整改分析方法详解
linkking27的博客
05-06 4204
静电放电抗扰度测试的包含传导干扰和辐射干扰，使得静电放电问题分析变得相对浪涌抗扰度试验更难一些。特别是在一些在在寄生参数的分析上，若没有一定的设计或整改经验，面对棘手的静电问题，还真不知道从何下手。本文介绍一些实战中常用的一些整改分析方法，希望对大家有用。
ESD试验与设备介绍
m0_48146527的博客
08-25 6346
本文从实验的角度为大家介绍静电放电试验及其设备。
ESD（静电释放）下半部分
qq_34324044的博客
10-02 8062
ESD（静电释放）下半部分 1、顶层（layout）设计角度 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CjqITmNP-1601649828379)(https://i.loli.net/2020/10/02/EAyfRzVUawegG4h.png)] 以上就是一个最简单的四端口模型电路，有电源VDD，有地VSS，有输入input，有输出output（上图中没有画出，可以认为是两个反相器的输出）。 考虑到任意两个PAD均有可能发生ESD状况，所以，一定要注意layout
ESD静电整改，手把手教会你，让EMC变得简单
xtk008的博客
12-19 5466
ESD静电整改的基本思路可以概括为三个字“堵”、“防”、“疏”。
EMC、磁珠、磁环、ESD
weixin_46969363的博客
01-23 1192
能量转换（消耗）器件，多用于信号回路，高频隔离，抑制差模噪声， 降低EMI辐射值， 吸收超高频信号， 象一些RF电路， PLL，振荡电路，含超高频存储器电路都有必要在电源输入部分加磁珠。不同的信号经过磁珠时，表现的阻抗不同，选型时，通过示波器测量干扰频率，再选择此干扰频率下，阻抗较高的磁珠。不同的信号经过磁环时，表现的阻抗不同，选型时，通过示波器测量干扰频率，再选择此干扰频率下，阻抗较高的磁环。当磁珠的温度超过 85℃时，它的额定电流也会急剧下降，因此在使用磁珠时，务必关注磁珠的温度做降额处。
电磁兼容EMC——ESD基础
最新发布
weixin_50578108的博客
05-18 4551
ESD（Electro-Static Discharge）即静电放电，是指当两个具有不同静电电位的物体互相靠近或直接接触时引起的电荷转移现象。人体模型（Human Body Model，简称HBM）是用于模拟人体带电状态接触器件时放电的情况。这个模型的设计是基于人体在地上行走、摩擦或其他因素影响下积累了静电的情况。当人体碰触到IC时，静电便会经由IC的脚位而进入IC内，再经由IC放电到接地端。
ESD静电不用怕，本文告诉你一些解决方法
huxyc的博客
07-27 1万+
现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。静电是两种介电系数不同的物质磨擦时，正负极性的电荷分别积累在两个特体上而形成。当两个物体接触时，其中一个趋从于另一个吸引电子，因而二者会形成不同的充电电位。就人体而言，衣服与皮肤之间的磨擦发生的静电是人体带电的主要因之一。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值