altera FPGA 命令行设计流程

单独运行每个可执行文件,也可以使用以下命令一次运行所有编译器可执行文件:
quartus_sh --flow compile < 工程名称 > [-c <编译器设置文件名称 >] 
此命令将在全编译过程中运行 quartus_mapquartus_fitquartus_asm quartus_tan 可执行文件。  视设置而定,它还可能运行可选的 quartus_drcquartus_eda quartus_cdb 可执行文件。

 

 

 

使用Altera公司PLD器件的朋友对Quartus IIGUI界面操作已经很熟悉了,对于这个集成开发环境的强大功能也有了体会。可是不知大家有没有这样的经历,在自己机器上编译得很好的工程,到了别的机器上就编译不过去了,更危险的是编译通过了,下载后却有问题。
     这种问题在使用版本控制工具(如CVS)管理代码和工程文件的过程中也很普遍:由于文件缺失或者文件路径的改变造成编译失败,或者由于配置文件的缺失造成编译结果不可重现。这些错误是使用版本控制工具的大忌,也是造成版本失控的一个因素。

    也许最简单的办法是:只提供设计代码,由使用者重新建立工程和设置。这是方法之一,但是一个效率很低、可重现性较差的方法。一个复杂的设计对配置有多少要求,重用这个设计的人就有多少个容易出错的地方,这些错误组合起来就会极大地降低工作效率。


     我在实践中总结了一些建立可移植、可重现的Quartus II工程的方法,与大家分享,希望对大家的工作有所帮助。
     原则一:修改配置文件中的绝对路径名,采用相对路径名指定编译所需的文件(.v.vhd)。
     原则二:上传或备份配置文件(.tcl),具体的方法请参考我的上一篇文章
     原则三:选择合适的工程相关文件上传或备份,具体方法请参考我的另一篇文章
     原则四:编写编译脚本(.bat.tcl),自动调用配置文件(.tcl)进行编译。

     下面,主要针对第四个原则进行说明。
     Quartus II的主要编译过程是:分析和综合(Analysis & Synthesis)、布局布线(Fitter)、汇编(Assembler)、时序分析(Timing Analyzer)。这四个步骤在GUI界面中的Processing下都有对应的工具栏按钮,可以分别执行,也可以通过全编译(Compilation)按钮一次完成。
     相应地,在Quartus II的命令行命令中,上述四个步骤也有对应的命令,分别是:quartus_mapquartus_fitquartus_asmquartus_tan
     只要依次执行上述命令(命令参数要正确),就可以实现全编译的功能。


     如何获取正确的命令参数呢?
     如果有耐心并且希望深入了解每条命令的功能的话,可以在windows命令行中输入上述命令名并回车,然后根据提示察看help内容,例如输入:quartus_map -h
     如果希望尽快得到可用的命令参数,可以在GUI界面中执行一次全编译,编译成功以后,在编译报告(Compilation Report)界面中察看Flow Log项,就可以看到对应全编译各个层次的命令及命令参数了。把Flow Log中的命令拷贝出来,粘贴到一个批处理文件(.bat)中,就可以在命令行执行全编译了(注意要和.qpf放在同一个目录下)。


     在命令行执行全编译的好处有两点:一是编译速度加快(内存占用比GUI少);二是编译过程可重现(GUI界面提供了太多的功能,很有可能误操作),即使操作者不会使用Quartus II,也能得到编译结果。
    
    
上面只是Quartus II命令行工具在全编译过程中的用法,Quartus II的其它功能也有对应的命令行命令,大家可以根据自己的需要添加到批处理文件中。

     至于如何调用配置文件,可以在生成配置用的.tcl文件后,在命令行中执行quartus_sh -t xx.tcl,就会自动把所需的配置内容添加到.qsf文件中。可以把这条命令添加到上述批处理文件的第一行,就可以调用配置文件并执行全编译了。

     需要补充的一点是,Quartus II还提供了一套TCL命令,可以用来执行GUI的大部分功能。这套命令结合标准的TCL语言,还可以执行更为详尽和个性化的操作。

 

     提供一个链接,这篇文档给出了Quartus II命令行操作的详细说明:Quartus II Scripting Reference Manual

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
### 回答1: Altera FPGA/CPLD设计是指使用Altera公司的FPGA(现在被英特尔收购)和CPLD芯片进行数字电路设计FPGA是可编程逻辑器件,可以根据用户的需求进行编程,实现各种数字电路功能。CPLD是复杂可编程逻辑器件,也可以实现数字电路功能,但相对于FPGA来说,它的规模较小,功耗更低,价格更便宜。在进行Altera FPGA/CPLD设计时,需要使用Altera公司提供的开发工具,如Quartus II软件,进行设计、仿真和调试。同时,还需要掌握数字电路设计的基础知识,如逻辑门、时序电路等。 ### 回答2: Altera是一家知名的可编程逻辑器件(FPGA/CPLD)生产商,其产品在各种领域都有广泛的应用。FPGA/CPLD作为一种可编程逻辑器件,可以实现数字逻辑、通信、信号处理等多种功能,具有高性能、灵活性和可编程性等优点,适用于需要快速设计和开发的领域。 在Altera FPGA/CPLD设计中,设计者需要根据具体应用场景和设计需求选择适当的型号和器件,进行电路原理图设计、逻辑设计和IP核集成等工作,然后进行仿真、编译、调试和下载等过程,最终实现所需功能的设计Altera提供了丰富的工具和开发平台,如Quartus II软件、Nios II软件开发工具、ModelSim仿真工具、SignalTap Logic Analyzer等,支持设计者进行完整的设计流程。同时,Altera还提供了各种开发板和示例设计,方便设计者快速上手和验证设计方案。 Altera FPGA/CPLD设计的优势在于其高性能和灵活性。FPGA/CPLD可以根据具体应用进行定制化设计,满足不同的性能和功能需求,同时可以支持快速迭代、升级和修复等过程,有利于缩短设计周期和降低成本。 总之,Altera FPGA/CPLD设计具有广泛的应用领域和成熟的设计流程,是一种高效、灵活、可靠的电路设计方案。 ### 回答3: Altera公司是一家专业生产FPGA/CPLD芯片的公司,其产品可用于数字电路设计、嵌入式系统、高速通信等领域。在FPGA/CPLD设计中,Altera公司的芯片以其高性能、高速度、可编程性以及灵活性等特点而备受推荐和欢迎。 在进行Altera FPGA/CPLD设计时,需要掌握一些基本的知识和技能。首先要了解其开发工具,如Quartus II软件,这是一款专业的设计工具,可以用于逻辑设计、时序分析、布局和布线等。此外,还需熟悉其语言,如VHDL和Verilog等。 在进行FPGA/CPLD设计时,需要依据具体的应用需求来确定设计的目标和任务,包括如何处理数据、如何进行控制等方面,这是设计的关键。此外,还要考虑电路的可靠性、稳定性以及可维护性等。 在完成设计之后,还需要进行仿真和验证,以确保设计的正确性和可行性。此过程需要使用仿真工具,在模拟电路,验证逻辑的正确性。只有在验证完成后,才能进行实际的硬件开发。 总之,Altera FPGA/CPLD设计牵涉到多个方面,需要掌握多种技能和工具,从而实现设计的目标和最终目的。设计人员需要具备广泛的知识和经验,才能在这个领域发挥最佳效果。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

江鸟的坚持

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值