嵌入式实时操作系统的设计与开发 (中断管理)

中断发生及响应

硬件抽象HAL层响应
中断请求IRQ被中断控制器汇集成中断向量(Interrupt Vector),每个中断向量对应一个中断服务程序ISR,中断向量存放了ISRs的入口地址或ISRs的第一条指令。

系统中通常包含多个中断向量,存放这些中断向量对应ISRs的入口地址的内存区域被称为中断向量表。

在Intel80x86处理器中,中断向量表包含256个入口,每个中断向量需要四字节存放ISR的首地址。

ARM处理器的中断请求IRQ被中断控制器汇集到异常向量,该异常向量位于ARM异常向量表的第7条记录,由于ARM异常向量表存放在内存0x00000000开始处,IRQ被中断控制器汇集到0x00000018(第7条记录的起始地址)的内存地址,也就是说当IRQ发生时,PC将通过硬件机制跳转到0x00000018开始执行。

在这里插入图片描述
异常向量表从0x00到0x1C的地址空间分别存放的是什么内容呢?
是像80x86的中断向量表一样,存放的时ISR的首地址吗?

根据ARM的中断机制,0x00到0x1C存放的是8条跳转指令,其中0x00处存放的是“LDR pc,VECTOR_TABLE+0”,意味着当系统复位时,pc将跳转到0x00(这地方是一条四字节的跳转指令),此时,pc值将变成“VECTOR_TABLE+0”,“VECTOR_TABLE”是ARM处理器中断向量表的起始地址。

异常向量表中其它位置存放的跳转指令分别在处理器出现如下情况时发生:未定义指令、软中断、预取指终止、数据终止、普通中断、快速中断异常时执行。

当处理器发生IRQ时,pc将跳转到0x18,该地方是另一条四字节的跳转指令“LDR pc,VECTOR_TABLE+0x18”

VECTOR_TABLE+0x18处存放的是HAL_INTR_ENTRY,它是指向所有IRQ的一个公共入口,也就是说,当各种IRQ发生时,都将汇拢到HAL_INTR_ENTRY,进行与硬件相关的处理,也称为HAL层中断处理。

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

饼干饼干圆又圆

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值