前言:零基础学习记录,单纯阅读资料,缺乏参考意义和价值
芯片
开发板主要由 ZYNQ7350主芯片,4个DDR3,1片eMMC,1 个QSPI FLASH 和一些外设接口组成。ZYNQ7350 采用 Xilinx 公司的 Zynq7000 系列的芯片,型号为XC7Z035-2FFG676,可分成处理器系统部分Processor System(PS)和可编程逻辑部分 Programmable Logic(PL)
PS
PS: 处理系统 ARM的 SOC的部分。
统集成了两个ARM Cortex™-A9处理器,AMBA®互连,PS这边的存储器接口包括动态存储器接口和静态存储器接口。
动态存储器接口可以支持DDR3、DDR3L、DDR2、 LPDDR2。可以按16bit或32bit访问,地址最大1GB,使用DDR3时速度最大可以到1066Mb/s。
静态存储器接口可以支持NAND flash、 NOR flash、SRAM。可以用并行接口访问SRAM或者NOR,最大支持64MB,可以用1-bit、2-bit、4-bit、8-bit的SPI访问NOR。外设主要包括 USB总线接口,以太网接口,SD/SDIO 接口,I2C 总线接口,CAN 总线接口,UART 接口,GPIO 等。PS 可以独立运行并在上电或复位下启动.
PL
PL: 可编程逻辑 FPGA部分。
PS和PL互联技术
3种类型的AXI和16个中断Interrupts
DDR3
PS端和 PL 端分别挂了2片 DDR3
一种动态随机存储器SDRAM(Synchronous DRAM)即同步动态随机存取存储器。同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写,DDR,DDR2以及DDR3就属于SDRAM的一类。对于DDR3而言,工作频率=传输速率/2,核心频率=工作频率/4。在DDR3中是8位预读取
PS 端的8GB eMMC FLASH 存储芯片和256Mb 的QSPI FLASH 用来静态
存储ZYNQ的操作系统、文件系统及用户数据。
io 寄存器 中断
时钟
板载一个 33.333Mhz 的有源晶振,给 PS 系统提供稳定的时钟源,一个 50MHz 的有源
晶振,为 PL 逻辑提供额外的时钟;另外板上有一个可编程的时钟芯片给 GTX 提供时钟源,为
PCIE,光纤和 DDR 工作提供参考时钟。
AXI 主要描述了主设备和从设备之间的数据传输方式,是一种高性能、高带宽、低延迟的片内总线,也用来替代以前的
三个示例:
突发读示例
重叠突发读
突发写
注意各示例的VALID和READY的握手机制,只有VALID和READY都为高才进行地址和数据的传输
接口IP:https://blog.csdn.net/lum250/article/details/120912567