8-3编码器

最新推荐文章于 2024-07-11 08:44:23 发布

Ding_ding_fly

最新推荐文章于 2024-07-11 08:44:23 发布

阅读量1.7w

点赞数 10

本文链接：https://blog.csdn.net/Ding_ding_fly/article/details/54882615

版权

FPGA 同时被 2 个专栏收录

9 篇文章 1 订阅

订阅专栏

Verilog HDL

6 篇文章 0 订阅

订阅专栏

8-3编码器

编码器是将2ⁿ个分离的信息代码以n个二进制码来表示。

8-3编码器的功能真值表

输入sw[n]								输出led[n]
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1
其它								0	0	0

程序代码：

module encoder8_3(
    input [7:0] sw,
    output reg[2:0] led
    );
       always @ (sw)       //当sw发生改变时，输出led也跟着改变
              begin
                     case(sw)
                            8'b0000_0001: led = 3'b000 ;
                            8'b0000_0010: led = 3'b001 ;
                            8'b0000_0100: led = 3'b010 ;
                            8'b0000_1000: led = 3'b011 ;
                            8'b0001_0000: led = 3'b100 ;
                            8'b0010_0000: led = 3'b101 ;
                            8'b0100_0000: led = 3'b110 ;
                            8'b1000_0000: led = 3'b111 ;
                            default: led = 3'b000 ;
                     endcase
              end
endmodule