Verilog HDL语言实现乘法器（Wallace）

核心思想

乘法主要由加法和移位构成，通过进位保留实现进位的传递。

代码

假设输入为4bit的两个数据 a, b：

module Mul_4(a,b,out

    );
    
    input [3:0] a,b;
    output [7:0] out;
    
    wire [7:0] P1,P2,P3,P4,S1,S2,C1,C2;

    assign P1 = b[0]?a:4'b0;
    assign P2 = b[1]