Verilog HDL语言实现乘法器（Wallace）

最新推荐文章于 2024-01-28 10:12:48 发布

EdwardLee0

最新推荐文章于 2024-01-28 10:12:48 发布

阅读量2.6k

点赞数 1

分类专栏： IC 文章标签： verilog fpga

本文链接：https://blog.csdn.net/Ed_Lee/article/details/106396215

版权

Verilog HDL语言实现乘法器（Wallace）

核心思想

乘法主要由加法和移位构成，通过进位保留实现进位的传递。

代码

假设输入为4bit的两个数据 a, b：

module Mul_4(a,b,out

    );
    
    input [3:0] a,b;
    output [7:0] out;
    
    wire [7:0] P1,P2,P3,P4,S1,S2,C1,C2;

    assign P1 = b[0]?a:4'b0;
    assign P2 = b[1]

最低0.47元/天解锁文章

EdwardLee0

关注

1
点赞
踩
24

收藏

觉得还不错? 一键收藏
1
评论
Verilog HDL语言实现乘法器（Wallace）

Verilog语言实现乘法器（Wallace）核心思想代码Testbench仿真结果核心思想乘法主要由加法和移位构成，通过进位保留实现进位的传递。代码假设输入为4bit的两个数据 a, b：module Mul_4(a,b,out ); input [3:0] a,b; output [7:0] out; wire [7:0] P1,P2,P3,P4,S1,S2,C1,C2; assign P1 = b[0]?a:4'b0;
复制链接

扫一扫