【2021山东大学数字逻辑实验5】 八位寄存器

1、实验内容
本实验要求采用D触发器设计一个8位的寄存器，其中d7—d0、q7—q0分别为寄存器的输入和输出，cp为寄存器的时钟脉冲。
图3.9为8位寄存器的框图。
图3.10电路为8位寄存器的电路原理图。

2、实验原理图
实验电路图：
①八位寄存器：

引脚分配图：

②串行输入并行输出双向移位寄存器：

此移位器为串行输入，并行输出；lab05_4中，K0高电平表示输入1，低电平表示输入0，
按一次（从0~ 1再从1~ 0）K1打入一个时钟脉冲，表示输入一个数；K2为控制左移/右移，低电平为左移，高电平为右移，输入8位数据时均为左移（K2=0），输入完8位数据后可以令K2=1/0，按一次（从0~ 1再从1~ 0）K1打入一个时钟脉冲，进行左移/右移一次。也可以随便输入几个数就进行左移/右移。按K1的速度要快一点。

引脚分配图：

③并行输入并行输出双向移位寄存器：

此移位器为并行输入，并行输出；lab05_5中，K7~ K0控制寄存器的初始值，键K8为时钟脉冲，K9控制左移/右移。初始化寄存器时，要把K9置为1，然后控制左移/右移时，需要把K7~K0全部按到0.

引脚分配图：