Low Cost AG256 CPLD

最新推荐文章于 2023-12-11 12:02:55 发布
最新推荐文章于 2023-12-11 12:02:55 发布
阅读量207 收藏
点赞数
分类专栏： CPLD 文章标签： cpld
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Embeded_FPGA/article/details/103831422
版权

AG256 CPLD是低成本CPLD。这种即时，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为256个逻辑元件，采用LQFP-100封装。
在这里插入图片描述
低成本低功耗CPLD
即时，非易失性标准兼容体系结构。
全局时钟网络中最多有4条全局时钟线驱动整个设备。
提供可编程的快速传播延迟和时钟至输出时间。
UFM支持高达256 Kbit的非易失性存储。
支持3.3V，2.5V，1.8V和1.5V逻辑电平
可编程压摆率，驱动强度，总线保持，可编程上拉电阻，漏极开路输出，施密特触发器和可编程输入延迟。
内置联合测试行动小组（JTAG）边界扫描测试（BST）电路，符合IEEE标准。1149.1-1990
符合IEEE标准的ISP电路。1532
3.3V，2.5V，1.8V，1.5V LVCMOS和LVTTL标准
模拟LVDS输出（LVDS_E_3R）
模拟的RSDS输出（RSDS_E_3R）

Embeded_FPGA
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Altera发布低成本低功耗CPLD EPM240/570
01-19
Altera公司宣布扩展MAX II器件系列，以满足不断发展的便携式应用市场的需求。MAX II器件采用了新的超小外形封装和新型关断功能，据称是业界成本的器件，手持式应用设计人员使用该器件后，成本和功耗仅是竞争产品的一半。Altera MAX II CPLD满足了点对多点(PMP)系统、条形码扫描器、PDA和手持式传感器等便携式系统设计人员对小外形封装和低功耗功能的要求。 　　MAX II EPM240、EPM570和EPM1270器件现在提供100引脚和256引脚0.5mm Micro FineLine BGA(MBGA)封装和100引脚1.0mm FineLine BGA(FBGA)封装。
AG256 CPLD
Embeded_FPGA的博客
11-13 510
AG256 CPLD是低成本CPLD。这种即时，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为256个逻辑元件，采用LQFP-100封装。 低成本低功耗CPLD 即时，非易失性标准兼容体系结构。 全局时钟网络中最多有4条全局时钟线驱动整个设备。 提供可编程的快速传播延迟和时钟至输出时间。 UFM支持高达256 Kbit的非易失性存储。 支持3.3V，2.5V，1.8V和1.5V逻辑电平 可编...
AG272---低成本CPLD典范
Embeded_FPGA的博客
01-14 499
AG272 CPLD是低成本CPLD。 这种即时，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为272个带有LQFP-100封装的逻辑元件。 —低成本低功耗CPLD —即时，非易失性标准兼容体系结构。 —全局时钟网络中最多有4条全局时钟线驱动整个设备。 —提供可编程的快速传播延迟和时钟至输出时间。 —为每个器件提供PLL，时钟乘法和相移。 —UFM支持高达256 Kbit的非易失性存储。 ...
AGM AG256 CPLD
Embeded_FPGA的博客
05-17 1079
AG256 CPLD是低成本CPLD。这种瞬时接通，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为256逻辑单元，采用LQFP-100封装。 低成本和低功耗CPLD 即时启动，非易失性标准兼容架构。 全局时钟网络中最多4个全局时钟线，可驱动整个器件。 提供可编程的快速传播延迟和时钟到输出时间。 UFM支持高达256 Kbits的非易失性存储。 支持3.3V，2.5V，1.8V和1.5V逻辑电...
AG256超低成本CPLD
Embeded_FPGA的博客
01-14 955
AG256 CPLD是低成本CPLD。 即时，非易失性CPLD系列针对通用和低密度逻辑。 逻辑密度为256个逻辑元件，采用LQFP-100封装。 低成本低功耗CPLD 即时，非易失性标准兼容体系结构。 全局时钟网络中最多有4条，全局时钟线驱动整个设备。 提供可编程的快速传播延迟和时钟至输出时间。 UFM支持高达256 Kbit的非易失性存储。 支持3.3V，2.5V，1.8V和1.5V逻辑电平 可...
CPLD程序_CPLD_
09-29
高压变频功率单元CPLD参考程序
CPLD.rar_CPLD
09-14
5分鐘學會使用CPLD,5分鐘學會使5分鐘學會使用CPLD,用CPLD,5分鐘學會使用CPLD
cpld.rar_CPLD
09-20
给你一个易懂而生动的cpld开发介绍 让你可以直观的了解cpld开发的简单过程
赛灵思推出低功耗FPGA和CPLD解决方案
01-19
针对可编程器件设计中越来越严重的功率问题，为了满足客户不断增长的对电源管理的迫切需求，赛灵思公司展开了功率创新活动。该公司的所有开发计划都将电源管理作为设计准则来加以考虑，为客户提供全方位的电源解决方案，包括器件产品、设计工具和咨询服务等，力求保持低功耗技术的地位。　　赛灵思的电源管理技术包括：在电路设计中改变电路原理图；在架构上提供给用户可配置的降功耗/休眠模式；在器件结构中使用低速晶体管来“性”配置单元；在工艺上提供三个氧化层厚度选项来实现更低功耗单元的工艺选项；制造时调整工艺配置，实现低功耗区域；提供用以实现专门功能的、电源效率高的嵌入式硬IP等等。以上技术有的互为补充，有的相互排斥，通
AG256SL100 与EPM240T100 完全PIN TO PIN兼容
HIZYUAN的博客
10-18 1492
在2015 年 6 月，Intel 宣布以 167 亿美元的价格，收购全球第二大 FPGA 厂商 Altera，随着收购完成，Intel 将 Altera 编入了可编程事业部。此后，Intel 一直在推进 FPGA 与自家至强处理器的软硬件结合，对低端的CPLD市场，因为毛利率低，所以投入就更少，Intel主要是将精力放在高端的FPGA器件的研发和推广上。 Altera公司EPM240T100C5N、EPM570等CPLD，在工业控制，消费电子等领域应用非常广泛。因为产能紧张，Intel(ALTER.
STM32 AD9封装库LQFP64和LQFP144
05-15
STM32 AD9封装库官方的，很好用，自己做的
5M1270ZT144A5N CPLD 980MC 6.2NS 144TQFP /5M1270ZT144C5N
02-25 506
MAX V设备系列CPLD可以帮助您满足低功耗设计要求。
AGM CPLD(AG256/272/576)介绍
llisq的博客
07-06 1510
AGM CPLD family provides low-cost instant-on, non-volatile CPLDs, with densities from 256, 272 to 576 logic LUTs and non-volatile flash storage of 256Kbits. The devices offer up to 144 I/O pins featuring with a user flash memory (UFM), and in-system progra
AG1280Q48 & Q32
Embeded_FPGA的博客
01-14 1790
AG1280采用QFN-48 6x6和QFN-32 4x4 0.8mm（实际为0.77mm）封装 —超低成本 —超低功耗 —1280个LUT和最多40个用户IO —提供68Kbits的嵌入式Block RAM和10Kbits的分布式RAM —每个器件一个PLL提供时钟乘法和相移 —通过JTAG接口的嵌入式FLASH配置，片内时钟发生器和宽输出频率范围 —即时接通，非易失性，多重可编程架构 —提供...
一些AG10K FPGA 调试的建议-Douglas
最新发布
Embeded_FPGA的博客
12-11 1317
为了保证 PLL 相移的稳定，我们需要在 PLL 启动后做个延时的复位，设计中可以参考下面 Verilog 代码，这里需要 PLL 的 areset 或 pfdena 引出，通过复位信号控制。如果使用 USB-Blaster 通过 AS 接口在线烧写配置用 SPI FLASH，由于 AG10K 的 DCLK、nCSO、ASDO 管脚并未输出三态，因此需分别串接 1KΩ 电阻，使得 USB-Blaster 驱动能力高过这些管脚的输出能力，且 DCLK 时钟降低频率，即可实现正常烧写和配置。
AG1280 CPLD Q48&Q32 with PLL
Embeded_FPGA的博客
01-04 1245
AG1280采用QFN-48 6x6和QFN-32 4x4 0.8mm（实际为0.77mm）封装，具有超低的成本和功耗。 该器件具有1280个LUT和最多40个用户IO，提供68Kbits的嵌入式Block RAM和10Kbits的分布式RAM，每个器件一个PLL提供时钟乘法和相移，以及通过JTAG接口的嵌入式FLASH配置，片内时钟发生器和宽输出频率范围。 该器件是即时接通，非易失性，多重可编...
成本及功耗的极佳组合---AG576
Embeded_FPGA的博客
01-14 604
AG576低功耗CPLD是成本最低的CPLD。 这种即时，非易失性CPLD系列针对通用和低密度逻辑。 —逻辑密度为576逻辑元件，带有LQFP-100和144封装。 —具有1.8V核心电压（V CCINT ）的低成本，低功耗CPLD 即时，非易失性标准兼容体系结构。 —全局时钟网络中最多有4条全局时钟线驱动整个设备。 —提供可编程的快速传播延迟和时钟至输出时间。 —为每个器件提供PLL，时钟乘法...
AG576 CPLD LQFP-100 LQFP-144
Embeded_FPGA的博客
01-04 440
AG576 CPLD是低成本CPLD。这种即时，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为576逻辑元件，带有LQFP-100和144封装。 低成本低功耗CPLD 即时，非易失性标准兼容体系结构。 全局时钟网络中最多有4条全局时钟线驱动整个设备。 提供可编程的快速传播延迟和时钟至输出时间。 为每个器件提供PLL，时钟乘法和相移。 UFM支持高达256 Kbit的非易失性存储。 支持3....
AGRV2K---member of instant-on, non-volatile CPLD family
Embeded_FPGA的博客
11-02 219
AGRV2K CPLD是低成本的CPLD。该瞬时接通、非易失性 CPLD 系列面向通用和低密度逻辑。逻辑密度为采用LQFP-100（AGRV2K100）和LQFP-64（AGRV2K64）封装的2K逻辑元件。内置联合测试行动小组 （JTAG） 边界扫描测试 （BST） 电路与 IEEE Std. 1149.1-1990 的投诉。可编程压摆率、驱动强度、总线保持、可编程上拉电阻、漏极开路输出、施密特触发器和可编程输入延迟。提供可编程的快速传播延迟和时钟至输出时间。提供每个器件的 PLL、时钟倍增和相移。
marlin cpld
04-29
Marlin CPLD是一款高性能、低成本的复杂可编程逻辑器件。CPLD的全称是Complex Programmable Logic Device，它可以在硬件上实现任何逻辑功能，相比于ASIC，CPLD具有更短的开发周期和成本，并且能够满足大量不同的应用...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值