AGM AG1280 CPLD

最新推荐文章于 2024-03-03 15:43:32 发布
最新推荐文章于 2024-03-03 15:43:32 发布
阅读量3.2k 收藏 4
点赞数 1
分类专栏： FPGA 文章标签： FPGA  CPLD 1280 Luts AGM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Embeded_FPGA/article/details/89738532
版权

AG1280是超低成本和功率的QFN-48 6X6和QFN-32 4x4 0.8毫米（实际0.77毫米）厚度封装，可完美替换Altera EPM1270。
AG1280 Q48
芯片具有1280个LUT和最多40个用户IO，提供68kbits嵌入式RAM块和10位分布式RAM，每个设备一个PLL提供时钟倍增和移相，并通过JTAG接口和宽输出频率范围的片上时钟发生器进行嵌入式闪存配置。

该芯片是即时启动、非易失性、可多次编程架构。提供模拟的LVDS输出（LVDS_e_3r）

Embeded_FPGA
关注
专栏目录
AGM国产CPLD工程创建教程（保姆级）
ModernTalking的博客
09-23 5040
本文章使用AGM的Supra和Quartus对AG1280Q48进行工程创建
AGM CPLD Family
Embeded_FPGA的博客
05-13 774
General Description AGM CPLD family provides low-cost instant-on, non-volatile CPLDs, with densities from 256, 272 to 576 logic LUTs and non-volatile flash storage of 256Kbits. The devices offer up to...
AG1280 AGM CPLD介绍
llisq的博客
07-06 1994
AG1280 family provides low cost, ultra-low power CPLDs, with density is 1280 Look-Up Tables(LUTs). The devices feature Embedded Block Memory (EBR), Distributed RAM, and Phase Locked Loops (PLLs). The devices are designed for ultra low power and cost while
AG1280Q48是AGM FPGA中最具代表性的小封装FPGA
HIZYUAN的博客
07-22 5399
AGM FPGA因为开发简单，产品性价比高，受到了很多客户的欢迎。本文海振远科技将分享一下AG1280Q48这个型号的一些产品特点。
AG1280 CPLD Q48&Q32 with PLL
Embeded_FPGA的博客
01-04 1336
AG1280采用QFN-48 6x6和QFN-32 4x4 0.8mm（实际为0.77mm）封装，具有超低的成本和功耗。 该器件具有1280个LUT和最多40个用户IO，提供68Kbits的嵌入式Block RAM和10Kbits的分布式RAM，每个器件一个PLL提供时钟乘法和相移，以及通过JTAG接口的嵌入式FLASH配置，片内时钟发生器和宽输出频率范围。 该器件是即时接通，非易失性，多重可编...
AG1280Q48 & Q32
Embeded_FPGA的博客
01-14 1877
AG1280采用QFN-48 6x6和QFN-32 4x4 0.8mm（实际为0.77mm）封装 —超低成本 —超低功耗 —1280个LUT和最多40个用户IO —提供68Kbits的嵌入式Block RAM和10Kbits的分布式RAM —每个器件一个PLL提供时钟乘法和相移 —通过JTAG接口的嵌入式FLASH配置，片内时钟发生器和宽输出频率范围 —即时接通，非易失性，多重可编程架构 —提供...
国产CPLD中AG1280Q48进行开发的实践之一：思路分析
mcupro的专栏
06-09 5977
FPGA开发软件大约的工作流程是这样的： 步骤1，首先将我们的VERILOG代码进行分析编译成基本的LUT表和寄存器，虽然是相同的LUT表，但是给内部赋予不同初始数值就可以实现不同功能。如果用到了其他内部硬核比如PLL，DSP，RAM需要进行实例化。这一步骤的结果我们成为网表（NETLIST）。 步骤2，NETLIST里面就好像一个原理图结合PCB库导入到PCB文件里，接下来要进行布局和布线，将原件放在实际的位置上，生成对每个FPGA/CPLD内部连接的开关以及LUT的初始化文件。这一步可以叫做布局布线.
AGM CPLD 应用指南
Embeded_FPGA的博客
12-08 1149
Supra 共有 3 种开发 Mode：Native 选项（AGM 自有 EDA 综合工具），Synplicity 选项（第三方综合工具，例如 Synplify，Mentor 等），Compatible 选项（兼容 Altera Quartus II 的综合工具）。在设计中加入后，转换好的项目中，alta_ufms 需要在 Quartus II 中设为 Design Partition，如下图，然后进行正常编译。文档中的 Supra 主要基于 Quartus II 综合的设计流程，其它工具设计流程类似。
CPLD国产替代的成熟选择
m0_67210398的博客
03-03 4943
Altera MAX II系列国产替代的最成熟选择是什么？
AGM FPGA，pin to pin兼容Altera
Embeded_FPGA的博客
05-01 2869
AGM FPGA，pin to pin兼容Altera 国内最好的FPGA，有CPLD，FPGA等多种规格器件 目前大尺寸LED控制，大屏控制器，小屏驱动器应用领域巨大 完美兼容Altera EPM240T100系列；EPM570T100系列；EPM576T144系列 EP3C5E144 EP3CE6E22 EP3C5F256 EP4CE6F17 EP3C10E144 EP4CE10E22 EP3...
AG1280Q32&AG1280Q48
Embeded_FPGA的博客
05-17 607
AG1280 AG1280采用QFN-48 6x6和QFN-32 4x4 0.8mm（实际0.77mm）封装，具有超低成本和功耗。 具有1280个LUT和最多40个用户IO， 提供68K位嵌入式Block RAM和10Kbits分布式RAM，每个器件一个PLL提供时钟倍频和相移 通过JTAG接口的嵌入式FLASH配置， 具有宽输出频率范围的片上时钟发生器。 该器件是瞬时接通，非易失性，可多次编程...
AG1280Q48烧录错误解决办法--AGM FPGA技术分享
HIZYUAN的博客
01-29 2235
客户首次使用AG1280Q48，应用在一款工业产品上，样板做好后，用USB烧录器连续烧录了几个板子，都提示烧录失败。 以下是烧录错误提示： 多个板子都出现此情况，建议客户检查烧录器与目标板的10PIN线是否过长，建议不超过20cm。检查后，烧录仍然失败。 后仔细对比，才发现是烧录文件搞错了，客户没有选择xxx_hybrid.prg文件。 AG128Q48芯片烧写： Supra 软件中选 Program，选中 DesignName_hybrid.prg，开始烧写。烧写成功后， CDONE 管脚会变高。 Q
STM32串口通信
qq_48171332的博客
12-04 181
STM32串口通信一、寄存器与固件库的stm32 LED流水灯例子的编程方式差异比较二、STM32的行口通讯三、C语言程序里全局变量、局部变量、堆、栈等概念四、Keil中针对stm32系统进行编程，调试变量。stm32的堆、栈、全局变量的分配地址 一、寄存器与固件库的stm32 LED流水灯例子的编程方式差异比较 1、基于寄存器方式的开发特点 （1）具体参数更直观； （2）程序运行占用资源少。 缺点是： （1）开发速度慢； （2）程序可读性差； （3） 维护复杂 2、基于固态库方式开发，也就是直接调用库函数
AGM CPLD （AGRV2K ）的时钟(外部时钟和片上内部振荡器)
HIZYUAN的博客
03-03 980
AG32 MCU 和 cpld 联合编程时， 整颗芯片需要一颗外部晶振。（芯片有内部振荡器， 但误差较大， 校准后 5%以内误差， 参后续介绍） 该晶振是 mcu 和 cpld 共用的， （没必要为 cpld 再单独提供一颗晶振） 。晶振可以是有源的， 也可以是无源的。 这里的外部晶振配置， 跟单纯使用 MCU 是一样的.
AGM AG1KLPQ48
Embeded_FPGA的博客
07-01 1240
AGM FPGA系列器件 - AG1KLPQ48具有超低成本和低功耗，QFN-48 6x6封装的典型待机电流低至50uA。该器件具有1K LUT和最多40个用户IO，提供68Kbits嵌入式Block RAM和10Kbits分布式RAM，每个器件一个PLL提供时钟倍频和相移，片上时钟发生器具有宽输出频率范围，并通过SPI接口灵活配置器件 在替换 32位mcu（QFP-64引脚）的部分功能时，AG...
AGM CPLD(AG256/272/576)介绍
llisq的博客
07-06 1630
AGM CPLD family provides low-cost instant-on, non-volatile CPLDs, with densities from 256, 272 to 576 logic LUTs and non-volatile flash storage of 256Kbits. The devices offer up to 144 I/O pins featuring with a user flash memory (UFM), and in-system progra
AG10K Series FPGA
Embeded_FPGA的博客
01-01 623
AG10K FBGA256 17x17毫米 LQFP144 20x20毫米 EQFP176 20x20毫米 AG10K FPGA器件面向大批量，对成本敏感的应用，使系统设计人员能够满足不断增长的性能要求，同时降低成本。AG10K器件具有卓越的质量，稳定性和出色的价格（AG10KF256 17x17mm零售价为1.8美元）。 特征 具有10K LE的高密度架构 M9K嵌入式内存块，最大4...
AGM AG32 MCU系列（含AGRV2K）的内部PLL使用入门（一）
最新发布
HIZYUAN的博客
03-03 1394
整颗芯片只有一个 PLL 倍频模块（mcu 和 cpld 共用） 。 倍频分频操作是封装在系统内部的（用户无须也不能控制这个时钟树） 。 实现原理： A. 系统会根据所有用到的频率项（mcu 和 cpld 要用到的全部频率） ， 计算出他们 的最小公倍数。 该数值就是要倍频到的目标值； B. 以外部时钟作为输入， PLL 倍频到这个目标值， 然后再以这个目标值为基准， 分 频给 mcu 各外设和 cpld 来使用。 C. 倍频和分频， 无须开发者关注。 开发者只要设置好自己需要的各个时钟频率即可。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值