国产RFSoC 28DR/27DR核心板

已于 2024-10-14 12:53:43 修改
阅读量3.3k 收藏 16
点赞数 37
文章标签： fpga开发 硬件工程 arm开发 信号处理 嵌入式硬件
于 2024-10-14 12:12:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_ADDA/article/details/142915006
版权

采用FDW复旦微电子FMZQ28DR- RFSoC处理器，兼容Gen1 ZU28/27、Gen3 ZU48/47DR RFSoC，拥有8个RF-ADC、8个RF-DAC通道。提供完整的应用示例源代码和性能分析工具， 主要用于小尺寸、低功耗、实时处理RF系统的快速集成与应用部署，缩短产品开发周期。

主要技术指标：

  1. 核心处理器：Ge3  ZU48（47）DR- 2FSVG1517I RFSoC
  • 8xADCs, 14-bit up to 5GSPS;
  • 8x SD-FEC硬核（47无此硬核）8

  • x DACs, 14-bit up to 9.85GSPS;

  • RF Input Freq. Max：6GHz;

  • Qu
最低0.47元/天 解锁文章
FPGA_ADDA
关注
XILINX RFSoC全面解析（一）——芯片介绍
lightninghenry的博客
09-24 2万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
国产高端FPGA的RF SOC、VUP系列解决方案
zhull_FPGA的博客
08-09 1730
Virtex UltraScale+ 器件是赛灵思公司推出的一款高性能、高集成的 FPGA 产品，它采用了 14nm/16nm FinFET 工艺，支持多种先进的技术，如第三代 3D IC、PCI Express、Interlaken、100G 以太网和 CCIX 等。它支持 -3E、-2 和 -1 三种速度等级，其中 -3E 性能最高。总之，Virtex UltraScale+ 器件是一款具有领先优势的 FPGA 产品，它可以为各种复杂且要求高性能和高集成功能的应用提供一个可扩展、可重构的加速平台。
国产FPGA龙头，四大产品线驱动成长
GZXGYZ的博客
11-07 4931
1、 复旦微电：国内老牌 IC 设计企业，凭借自主研 发掌握核心技术 1.1、 深耕 IC 行业二十载，产品门类齐全 上海复旦微电子集团主要从事超大规模集成电路的设计、开发、测试，并为客户 提供系统解决方案。复旦微电子集团成立于 1998 年 7 月，2000 年 8 月 4 日于 香港上市，是国内集成电路设计行业第一家上市企业。公司是上海市著名商标企 业、高新技术标杆企业和知识产权示范企业，并被评为国家认定博士后流动工作 站企业和国家规划布局内集成电路企业。公司深耕集成电路设计开发领域二十余 年，现已
RFSOC 49DR_COME
weixin_57025922的博客
02-07 669
RFSOC49DR_COME模块
ZCU111（RFSOC）XCZU28DR（记录一）
大侠在线摸鱼
07-06 2896
1、根据手册pg269，发射多载波信号： DAC发射多频段信号（多载波） 按照输出信号的格式: 1、输出信号是IQ，先将两路IQ信号分别进行上变频，占用两个混频器， 然后分别将两路I信号相加，两路Q信号相加，最后将结果通过DA发射。 占用两个DAC核心，其中I路一个核心，Q路一个核心。 2、输出信号是实值，先将两路IQ信号分别进行上变频，占用两个混频器， 然后将得到是实值，进行相加通过DA发射，占用一个DAC核心。 总结：以pair为单位，输出信号是IQ，最多可以发射八频段。最多占用8个DAC核心。 输出信
基于 VITA57.1 标准的 2 收 2 发射频子卡（国产 ADRV9009子卡）
F_white的博客
06-17 894
FMC159 是一款基于 VITA57.1 标准规范，实现 2 收 2 发的射频子模块，该板卡基于国产化 ADRV9009 射频收发器，涵盖了50MHz~6GHz 频段，并集成了双通道收发链路，发送最大实时带宽可到 450MHz，接收最大带宽可以到 200MHz，是一款高度集成的通用软件无线电平台。该板卡支持外部参考时钟、支持外部本振输入，可通过软件灵活的配置。该板卡主要应用于 3G/4G/5G 宏基站、微基站等所需高性能和低功耗场景的多通道射频收发。
产品推荐 | 基于 Zynq UltraScale+ RFSoC 的iW-RainboW-G42M 核心板
dpwkj的博客
05-09 1638
Xilinx Zynq UltraScale+基于RFSoC的系统模块采用带有FFVF1760封装的Zynq Scale+RFSoC ZU49/ZU39/ZU29设备。RFSoC支持高达1.3GHz的Quad Cortex A53和高达533MHz的Dual Cortex R5F。SOM支持高达16通道的射频ADC@2.5Gsps和16通道的RF DAC@10Gsps，所有这些都具有出色的噪声频谱密度。
RFSoC芯片在国内的应用情况简介
weixin_47319299的博客
09-21 1708
文章介绍了RFSoC系列芯片的架构和主要特点，分析了目前主要的应用领域和典型场景，为从事5G系统设计、无线通信、频谱分析相关行业的工程师提供参考
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 893
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
RFSOC27/47DR-8通道ADC + 8通道DAC+多路光纤6U VPX卡
FPGA_ADDA的博客
10-14 529
RFSOC27/47DR-8通道ADC + 8通道DAC+多路光纤6U VPX卡
基于RFSOC芯片的信号处理
调素琴 阅金经 谈笑有鸿儒 往来无白丁
02-05 2285
使用RFSOC芯片设计一套多通道信号采集和生成的系统
RFSoC-ZCU111全部官网资料 包含白皮书，user guide，电路板原理图PCB，example designs 进行了分类整理
07-21
RFSoC_ZCU111全部官网资料。包含白皮书，user guide，电路板原理图PCB，example designs。进行了分类整理。 不包含代码，超过220MB传不了
Z7 RFSOC 说明
04-19
XILINX FPGA 最新FPGA Z7系列 主要做嵌入式系统开发和相关软件编程 不同传统的VHDL
Xilinx RFSOC ZU27DR 或 ZU47DR板卡
FPGA_ADDA的博客
02-07 744
8通道ADC + 8通道DAC PCIe数据处理卡 基于 Xilinx RFSOC ZU27DR 或 ZU47DR 8 通道 ADC 采样 8 通道 DAC PCI Express x8 GEN3 Interface 4 核ARM Cortex-A53 处理器，主频最高 1.3G
RFSOC入门概述
weixin_57025922的博客
12-30 1608
例如，下述的 ZU48DR 使用每Tile 2 个块的布局（即双重块），这意味着总共需要 4 个Tiles来容纳所有 8 个 RF-ADC 块。每个核包括一个浮点单元（FPU）、Neon 媒体处理引擎（MPE）、加密扩展（Crypto）、内存管理单元（MMU）和每个核心的专用一级缓存。Processing System（PS）：包括一个四核应用处理单元（APU）、一个双核实时处理单元（RPU），以及平台管理（PMU）和安全功能。在发送端，FEC编码器用于在调制和传输之前的源数据上，提高了链路的质量。
ZYNQ RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
YEYUANGEN的专栏
10-30 2004
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板。
RFSoC全面解析（四）——ADC+预处理的功能
lightninghenry的博客
10-20 4774
本期介绍下芯片内部射频ADC及其预处理硬核。RFSoC芯片的总体功能结构如下图所示，DAC前面有上变频模块，ADC后面有下变频模块。 在vivado中设计的时候，ADC、DAC和预处理是在一个IP核中完成的，即下图中的。。。。RF Data Converter。 IP核下期讲解，本期先看下他们的硬件结构，下面这张图把ADC的链路展开了，可以看到下变频模块中的NCO，以及正交变化。 预处理的详细功能指标如下： 最后是IP核的overview： 这些路ADC和DAC是可以单独使
开发者分享｜第三代Zynq RFSoC器件射频数据转换器应用: 时钟设计-上
qq_43416206的博客
08-07 742
而采样时钟转发有两种途径，一是从外部时钟芯片直接提供低噪声高频的采样时钟到一个ADC/DAC Tile的专用时钟管脚，采样时钟将在Tile间分发，无需通过内部PLL倍频，直接提供给ADC/DAC Channel作为采样时钟；2. 由于所有ADC/DAC采样率是一致的，可以使用一个MMCM产生ADC/DAC所需的数字时钟。每个Tile都可以独立配置，工作在不同的采样时钟频率上，采样时钟可以来自于外部高频时钟输入，可以来自于每个Tile内部PLL倍频后的时钟，也可以来自于其他Tile分发的参考时钟。
RFSoC应用笔记 - RF数据转换器 -09- RFSoC关键配置之RF-DAC内部解析（三）
Vuko_Coding Zone
10-10 2941
RFSoC中最重要的部分是射频直采ADC和DAC的配置，因此了解内部相关原理结构可以帮助我们更好理解相关功能配置参数含义。本文参考官方手册，主要对高采样率模式、多频带操作以及IP的数据接口进行介绍。
rfsoc 47dr
最新发布
02-28
### RFSOC 47DR 技术概述 RFSOC (Radio Frequency System on Chip) 是一种集成了射频功能的片上系统，特别适用于通信领域中的复杂信号处理任务。Xilinx 的 RFSoC D47 器件提供了高度集成化的解决方案，能够支持多种无线标准并实现复杂的基带处理[^1]。 RFSoC 47DR 特别设计用于满足高性能计算需求的应用场景，在单芯片内实现了模拟前端(AFE)，数据转换器(ADC/DAC), 可编程逻辑(FPGA fabric)以及ARM处理器等功能模块的高度融合。这种架构不仅减少了系统的整体尺寸和功耗，还提高了性能指标如吞吐量、延迟等特性[^2]。 ### 应用案例分析 在实际部署方面，RFSoC 47DR 已经被广泛应用于多个行业和技术领域： - **5G基站建设**：通过其强大的DSP能力和灵活配置选项来加速物理层协议栈操作；同时利用内置的安全机制保障网络传输安全。 - **软件定义无线电(SDR)**：凭借高精度的数据采集能力配合丰富的外设接口资源，使得开发者可以轻松构建多功能无线电平台。 - **雷达与传感器阵列**：借助于低噪声放大器(LNA) 和高速串行收发器(GTH/GTY)，可有效提升探测距离及分辨率，从而改善目标识别效果[^3]. ```python # Python伪代码展示如何初始化一个简单的SDR应用框架 class SdrApplicationFramework: def __init__(self, device="rfsoc_47dr"): self.device = device def configure(self): print(f"Configuring {self.device} for Software Defined Radio use.") app_framework = SdrApplicationFramework() app_framework.configure() ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值