91，Verilog-2005标准篇：Verilog编译指令简介

最新推荐文章于 2024-08-29 11:24:25 发布
最新推荐文章于 2024-08-29 11:24:25 发布
阅读量214 收藏
点赞数 3
分类专栏： Verilog-2005标准详解篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/141403087
版权

Verilog使用的所有编译指令前都有 (`) 字符，该字符称为“grave accent”（ASCII 0x60）。它与字符 (') 不同，后者是撇号字符（ASCII 0x27）。编译指令的作用范围从处理该指令开始，跨越处理的所有文件，直到另一条编译器指令取代该指令或文件处理完成为止。Verilog的所有指令列表如下，有的会很常用，而有的基本上不用：

表1：verilog编译指令列表

从下篇开始，咱们依次介绍这些指令的含义和使用方法~

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！

FPGA小飞
关注
  • 3
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog入门——AES实现
diamond_biu的博客
02-07 1万+
AES加密流程介绍 AES为分组密码，即将待加密明文分为长度相等的组（AES中分组只能为128位，即16字字），每次加密一组数据直至全部加密完成。加密密钥长度可以为128位、192位、256位，密钥长度不同加密轮数不同。 AES 密钥长度 分组长度 加密轮数 AES-128 4 4 10 AES-196 6 4 12 AES-256 8 4 14 本文讨论的是AES-128，密钥长度128位，加密轮数10。 AES加密的单位是字节，128位明文输入和128位密钥K均被分为16个字
LabVIEW FPGA PCIe开发讲解-实战篇：实验61：PCIe DMA+8位ADC（模拟数据采集卡）
qq_40694786的博客
03-28 8202
1、实验内容 现在很多电脑PC或者工控机主板上面都集成了PCIe插座，可以直接插入PCIe板卡，优点是卡槽标准，插拔简单，传输速度极快。对于高速采集测试测量领域，PCIe用途非常广泛，最大极限带宽可以到6.6GB/s，这个速度可以直接用来做高速示波器卡、数字化仪、RF射频板卡和视频采集卡了。 本节实验我们准备采用黑金提供的AN108模块（AD9280），上面有一颗8位高速ADC芯片，结合PCIe总线实现一个采样率（最大32MS/s）可调节的PCIe数据采集卡，直接插到PC或者工控机或者工业树莓派上使用。 下
LabVIEW FPGA PCIe开发宝典-实战篇：实验63：PCIe DMA+16位8通道ADC（模拟数据采集卡）
qq_40694786的博客
03-28 6780
1、实验内容 现在很多电脑PC或者工控机主板上面都集成了PCIe插座，可以直接插入PCIe板卡，优点是卡槽标准，插拔简单，传输速度极快。对于高速采集测试测量领域，PCIe用途非常广泛，最大极限带宽可以到6.6GB/s，这个速度可以直接用来做高速示波器卡、数字化仪、RF射频板卡和视频采集卡了。 本节实验我们准备采用黑金提供的AN706模块（AD7606），上面有1颗16位8通道高精度ADC芯片，结合PCIe总线实现8路并行采样率（最大200KS/s）可调节的PCIe数据采集卡，直接插到PC或者工控机或者工业树
Verilog数字系统设计思考题（持续更新）
热门推荐
qq_38502780的博客
10-01 1万+
Verilog数字系统设计01——思考题 1.什么是信号处理电路?它通常由哪两大部分组成? 答：信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。 2.为什么要设计专用的信号处理电路? 答：因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。 通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中，然后在微处理器芯片控制下，按时钟的节拍，逐
verilog基础教程
10-25
3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_...
verilog语言PDF教程
05-28
3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_...
VerilogHDL教程
08-30
3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_...
verilog教程（有目录）
07-16
3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_...
Verilog HDL硬件描述语言入门到精通加实例
10-04
3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_...
FPGA上板项目（四）——FIFO测试
weixin_45926435的博客
08-26 1216
使用 FIFO IP 核完成数据读写，内容包括：FIFO 介绍、IP 核配置详解、时序波形图分析、HDL代码、testbench代码、仿真结果、上板验证结果
FPGA上板项目（三）——RAM测试
weixin_45926435的博客
08-26 921
添加 Block Memory Generator IP核，对FPGA内部的 RAM 进行数据读写操作。包括：时序波形图分析、HDL代码、testbench代码、仿真结果、上板验证结果
数字芯片设计验证经验分享（第三部分）：将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！
mahuahu的博客
08-26 930
本篇文章是SmartDV数字芯片设计经验分享系列文章的第三篇，将继续分享第五、第六主题，包括确保在FPGA上实现所需的性能和时钟两个方面的考量因素。
FPGA速度优化
Qqyangleiyu的博客
08-26 595
速度优化，主要就是设计时序进行优化吞吐量：每个时钟周期能处理的数据量，多少bit,b/s。为了提高吞吐量，大量的并行的设计被使用，再对数据处理完成之后对外传输，一般使用告诉串行I/O口，使得提高速率的前提又增加了稳定性设计延时：输入数据和数据被处理后输出的时间间隔。对于吞吐量来说，只关心流水线末端下线产品的数量，很少关系数据被处理的传输延迟。即尽量采用并行操作，减少流水操作。设计时序:指设计时钟速度，两个时序单元之间的最大延迟，决定了时钟频率（速度），可以得到一个最大时钟频率。
FPGA开发——IIC实现简单的串口回环
weixin_63553972的博客
08-26 792
在我们进行日常开发时，不管是进行MCU、单片机、还是FPGA，都会使用到IIC通信协议。采用串行总线可以简化系统硬件结构、减小系统体积、提高系统可靠性。常 用的串行总线有单总线（1-Wire Bus）、IIC）、SPISerial Peripheral Interface）等。IIC 总线是Phlips公司推出的一种同步串行总线，是一种支持多主机多从机 系统、总线仲裁以及高低速器件同步功能的高性能串行总线技术。
【DSP+FPGA】基于DSP+FPGA XC7K325T与TMS320C6678的通用信号处理平台
最新发布
YEYUANGEN的专栏
08-29 363
基于FPGA与DSP协同处理架构的通用高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSP TMS320C6678作为主处理单元，采用1片Xilinx的Kintex-7系列FPGA XC7K325T作为协处理单元，具有1个FMC子卡接口，具有4路SFP+万兆光纤接口，处理节点之间通过高速串行总线进行互联。该系统通过搭配不同的FMC子卡，可广泛应用于软件无线电、雷达信号处理、基带信号处理、无线仿真平台、高速图形图像处理等应用场景。
从PCB开始研究FPGA设计问题
Qqyangleiyu的博客
08-26 377
这里只针对FPGA告诉电路板设计问题进行讨论总得来说需要考虑信号线，信号线之间，电源供电（供电曲线，供电顺序（核心电压和io电压），电源退耦）
fpga图像处理实战-图像浮雕
weixin_62953178的博客
08-27 180
（Embossing）是一种图像处理技术，通过模仿浮雕效果，将二维图像转换为具有三维质感的图像。浮雕效果通常会使图像看起来像是雕刻在某种材质上的图案，具有突出的边缘和阴影，增强了图像的立体感。
AD7606芯片驱动-FPGA实现
weixin_51418325的博客
08-22 975
CONGVST为高电平期间触发芯片同步采集，此时BUSY会至高表示正在转换中，当BUSY拉低代表转换完成，输出SCLK时钟信号并开始同步采样。AD7606是一款16位ADC芯片，可实现8通道并行采集，每通道最大速度可达1M，可实现多种模式数据采集。5、该芯片支持CRC模式，本次设计默认不启动CRC模式，所以后面8bitCRC在普通模式下不存在。4、如果是写操作，后面8bit为寄存器值，如果是读操作则通过DoutA接口读取返回的寄存器数据。2、第二位代表寄存器读写位，0代表写寄存器，1代表读寄存器；
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值