异步复位与同步复位

最新推荐文章于 2024-06-07 16:17:18 发布

Jeffery_fan

最新推荐文章于 2024-06-07 16:17:18 发布

阅读量1.4k

点赞数 3

分类专栏： ZYNQ Verilog 文章标签： fpga开发单片机嵌入式硬件

本文链接：https://blog.csdn.net/Fan_zhaoyang/article/details/123567743

版权

6 篇文章 9 订阅

订阅专栏

2 篇文章 0 订阅

订阅专栏

本文介绍了FPGA学习中重要的数字电路概念——同步复位和异步复位。通过生动的比喻，解释了两种复位方式的区别：异步复位在接收到复位信号后立即生效，而同步复位则需等待时钟上升沿。并提供了Verilog代码示例来说明其在实际电路设计中的应用。

摘要由CSDN通过智能技术生成

在学习FPGA的过程中，数字电路成为重点内容，关于同步复位和异步复位的问题不可避免。记录一下同步复位和异步复位的概念以及Verilog实现。

就像是你叫一个人去吃饭，但是他现在手头有事，需要一会才能去。

1）如果这时你站在旁边等他，他的事情搞定了以后你们立刻就去吃饭，这就是异步复位。

2）你一看他有事，你就先去上个厕所，他事情搞定了，也得等你上完厕所出来，再一起去吃饭，这就叫做同步复位。

转换到电路里

1、异步复位：不受时钟控制，只要复位信号有效，电路就会立即复位。
程序里的一般写法如下：

always@(posedge clk or negedge reset)begin
	if( ! reset )begin
		xxxx; 			//复位指令
	end
	else
		xxxx;			//程序正常执行
end

2、同步复位：复位信号有效时，在时钟的上升沿让电路复位。
程序里的一般写法如下：

always@(posedge clk)begin
	if( ! reset )begin
		xxxx; 			//复位指令
	end
end

注：一般复位信号保持在高电平，常为低电平有效。

关注

专栏目录