4颗粒DDR地址线等长规则设置

最新推荐文章于 2024-07-28 23:17:45 发布
最新推荐文章于 2024-07-28 23:17:45 发布
阅读量3.9k 收藏 8
点赞数 1
分类专栏： PCB allegro 等长 文章标签： pcb layout
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Fanfan_Zz/article/details/114005150
版权
本文介绍了DDR地址线等长规则的设置步骤，包括建立Bus，按照DDR次序排列芯片，以及在规则管理器中删除多余拓扑和设置等长规则，特别强调了在设置等长规则时要注意端接电阻的影响。
摘要由CSDN通过智能技术生成

1、建立Bus（布线完成直接点击网络，建议布局前打开DDR地址线飞线进行设置）

 

2、按DDR次序将芯片从左上到右下排列

3、规则管理器设置

 

删除多余拓扑

设置等长规则，并刷新（防止端接电阻的影响，设置靠近短接电阻那段等长并刷新后再设置其他等长规则）

<
最低0.47元/天 解锁文章
Fanfan_Zz
关注
专栏目录
DDR布线规则及一些布线过程总结（ddr1,2,3）
weixin_30552635的博客
08-07 1758
转载于：http://www.elecfans.com/d/564054.html 多年前，无线时代（Beamsky）发布了一篇文章关于DDR布线指导的一篇文章，当时在网络上很受欢迎，有很多同行参与了转载。如今看来，那篇文章写得不够好，逻辑性不强，可操作性也不强。 在近几年的硬件产品开发中，本人总结出了一套DDR布线方法，具有高度的可行性，于是本人再次编写一份这样的文章，除了讲...
镁光ddr3布线规则_DDR3布线设计要点总结
weixin_29895109的博客
12-31 2006
DDR3的设计有着严格等长要求，归结起来分为两类(以64位的DDR3为例)： 数据 (DQ,DQS,DQM)：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组，因为Address、Control是以CLK的下降沿触发的由DDR控制器输出，DDR颗粒由CLK的上升沿锁存...
DDR4规范要求
03-05
1. DDR—动态随机存储器 2. tRC（row cycle time） --行循环时间 3. tRCD-----从行有效到读/写命令发出之间的时间间隔 4. tRRD（Row active to Row active delay） --行激活到激活延迟时间 5. tCK---时钟周期 6. AL(Additive latency)---附加的潜伏期 7. RL(Read latency)---------- 读选通潜伏期 8. WL(write latency)------ 写选通潜伏期 9. CL（CAS Latency ）----列地址脉冲选通潜伏期 10. tAC（Access Time from CLK）-----时钟触发后的访问时间 11. BL (Burst Lengths)-----突发长度 12. tRP（Row Precharge command Period）-----行预充电有效周期 13. DQS----数据选取脉冲 14. Precharge---预充电 15. Refresh—刷新，AR(auto refresh),SR(self refresh) 16. DLL--延迟锁定回路
DDR等长，到底长度差多少叫等长？
最新发布
zjb6668的博客
07-28 605
DDR4看这一篇就够了 - 知乎 (zhihu.com)【全网首发】DDR4 PCB设计规范&设计要点PCB资源PCB联盟网 - Powered by Discuz! (pcbbar.com)依据这个要求，H616项目的等长线不合格：
11-allegro-快速创建DDR4地址线的等长组
weixin_44479192的博客
09-22 542
allegro-快速创建DDR4地址线的等长组
DDR等布线/走线需要等长的原因
热门推荐
LUOHUATINGYUSHENG的博客
06-18 1万+
DDR等 布线/走线需要等长的原因 DDR所最遵守的规范为JEDEC相关的技术标准，如下所示：例如DDR的JEDEC对应的标准为JESD79E；该标准规定了相对应版本DDR需要的一些技术标准，使得各个半导体厂商遵从该标准进而开发DDR产品。 JEDEC标准与DDR版本： DDR与控制器之间的连接 DDR与控制器实际连接： DDR实际上我们注意的一些参数，而改参数的指标受到以下指标的影响： 1...
10-allegro-快速设置ddr的数据线等长
weixin_44479192的博客
09-22 729
allegro-快速设置ddr的数据线等长
DDR布线规则与过程
05-31
讲述DDR颗粒从布局到布线的一些实践经验，有效的帮助初学者提高对高速芯片布局布线的理解。
DDR4.zip_DDR4 cadence_ddr4_ddr4原理图_pcb_原理图
07-15
DDR4（Double Data Rate Fourth Generation）是现代计算机系统中广泛使用的内存类型，相较于其前代DDR3，DDR4在性能和能效上有着显著提升。本资料包包含DDR4的相关设计资源，包括Cadence DDR4的原理图和PCB设计，...
DDR4设计规范.doc
08-10
VTT上拉电阻应放置在靠近最后一个DDR4颗粒的位置，且连接线要尽可能短。每个引脚附近都要配置滤波电容，且电容应靠近引脚放置，以减少回路长度。储能电容应在CPU和DDR4颗粒周围均匀分布。 在阻抗控制方面，单端线和...
Allegro 16.6 等长设置规则
09-21
Allegro 16.6 等长设置规则，分享下载，欢迎大家下载学习
DDR3走线规则
02-21
DDR走线规则，硬件开发必备，方便硬件开发，及画图人员走线，
DDR4 PCB设计规范&设计要点
04-02
DDR4 PCB设计规范&设计要点,DDR4 PCB设计规范&设计要点
DDR硬件设计详解
weixin_45365488的博客
01-22 4584
二、走线拓扑所有信号组，除了数据组外，全部用Fly by结构3、端接匹配端接电阻摆放在末端。时钟comp电容摆放在源端。4、等长原则注意：①.DQSP和DQSN要在同一层进行布线，DQSP/DQSN差分信号和它同一组的数据信号要在同一层进行布线②.差分时钟信号线要在在同一层进行布线5、参考平面地址线与控制线在条件允许情况下，建议以1V5电源为参考。实际设计时参考datasheet。6、
如何在AltiumDesigner中实现两片DDR等长走线
Ｔhe Ｗing of Ａngles的专栏
02-26 3470
             如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统，这里要求的等长布线有两层含义。拿ADDRESS信号来讲，第一层含义要求从SOC的某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要
Altium Designer设计中实现DDR2的等长布线方法
GJZGRB的博客
04-25 624
拿 ADDRESS 信号来讲，第一层含义要求从 SOC 的某一个 ADDRESS 的 pad 到每一块儿 DDR/DDRII SDRAM 对应的 pad 之间的长度要相等 （ A+B =A+C ） ， 第二层含义要求 SOC 的所有 ADDRESS 的 pad 到对应 DDR/DDRII SDRAM 的 pad 之间的长度要相等（所有的 A+B = 所有的 A+C ）。Altium Designer 软件中有焊盘到焊盘的检测功能 From-To Editor，测看焊盘到焊盘的线长还是很方便的。
四层PCB核心板制作9——fly-by的蛇形等长
师范大学生的博客
09-03 2356
  经过一番努力后，原先的电路板中信号线已经布置完毕了。如果不是高速电路，该核心板的设计制作就已经接近尾声了。高速电路在信号线布置完之后还需要做蛇形等长处理。   画等长线之前首先要切换工作模式。在左边的PCB栏将原先的Nets模式换为From-To Editor模式。该模式可以直观显示导线的总长度与分段长度。   在等长线处理的时候，有两组快捷键非常实用：   Ctrl+H，点击某条导线上的任...
第十九章 DDR4设计概述及PCB设计要点介绍
m0_45190660的博客
01-11 2237
DDR4已于2012年发布正式规范，至今已经有9年的时间，它从DDR3演化而来的，它比早期DRAM产品具有更低的功耗、更高的性能和更好的可制造性，目前也应用于各类产品中。通过电源层的平面电容和专用的一定数量的去耦电容，可以做到电容完整性。DDR4新增了许多功能，数据信号，地址信号，包括电源都有更新，分组的时候我们需要弄清楚这些新增的信号应该归到哪一类，方便后续的布线，等长处理等。（4）在过孔比较密集的BGA区域，同组内的数据线，地址线的间距可以缩小到2W，但是要求这样的走线尽可能的短，并且尽可能的走直线；
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值