2021.8.17
1.继续做(105)题。
(105)通过真值表和卡诺图对逻辑函数进行梳理和简化,并推导出8个bit的变量对应的逻辑函数:
把以上函数写到代码中:
在完成60进制计数器和12进制计数器的设计之后开始设计顶层模块。
先实例化时分秒三个计数器:
然后连接各个接口,包括pm信号:
然后开始仿真。
在初步仿真时出现以下报错:
考虑是60进制计数器模块里10进制计数器和外部相连的变量carry被重复赋值了(?)
这个问题留着问其他大佬吧。
2.初步开始移位寄存器部分的解题。
(106)设计一个带有异步复位、同步置位和使能端的四位移位寄存器(右移)。需要注意的是,置位端比使能端优先级更高。