可测试性设计

最新推荐文章于 2024-03-13 09:59:30 发布
VIP文章 最新推荐文章于 2024-03-13 09:59:30 发布
阅读量954 收藏 3
点赞数 1
分类专栏： 架构设计 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Frank_Yee/article/details/105173515
版权

1.定义

组织

定义

美国国防部

系统能及时准确确定设备状态（可工作，不可工作，性能下降）和隔离故障而做的设计：

IEEE

系统规格或功能制定对应测试标准，并完成相关测试的难易程度；

ISO

维护和修改软件的难易程度

业界广泛采用第1个定义参考和指导产品设计。

2.可测试性的价值

   可测试性面向不同用户的主要价值描述如下：

面向对象

价值描述

客户
最低0.47元/天 解锁文章
Frank_Yee
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
软件可测试性设计
03-23
1概述 　　随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗?根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法进行下去为止。被测软件在编码时需要考虑给测试和后期的产品维护提供必要的手段和接口支持，即要求软件具有可测试性。基于可测试性的目标考虑，良好的架构设计，完备的接口，使得软件测试更加高效和可行，同时产品维护也更加便利。 　　本文描述的范围：可测试性定义、可测试性特征、可测试性设计。 　　读者对象：系统分析和设计人员、开发人员、测试人员。 　　参考文献：
系统测试设计的10种方法
李宸净
03-20 6219
注册的时候选择性别，男或女，默认没有选择，性别是必填项有效等价类：男或女无效等价类：不选择取款金额100到5000有效等价类：100到5000无效等价类：小于100，大于5000安装软件时必须同意协议才能继续安装有效等价类：同意无效等价类：不同意证书考试，>=60分有证书，60-70是合格，71-85是良好，86-100优秀有效等价类：60-70，71-85，86-100无效等价类：小于60注册的用户名要求必须由英文字母和数字组成，长度3-20之间，不能以数字开头。
【DFT】可测性设计（一）扫描测试
数字IC/FPGA杂货铺，找一找，或许有你想要的~
03-03 1万+
DFT——扫描测试
03 | 可测试性： 一个影响软件设计的重要因素
最新发布
qq_37756660的博客
03-13 828
今天，我们学习了一个影响软件设计的重要因素：可测试性。在软件设计中，可测试性常常被人忽视，结果造成了很多模块的不可测，由此引发了很多技术债。所以，在设计中就要充分考虑可测试性。在设计中考虑可测试性，就是在设计时问一下，这个函数 / 模块 / 系统怎么测。在软件开发中，只有把一个一个的小模块做了足够的测试，我们才会有稳定的构造块，才可以在集成测试的时候，只关注最终的结果。而有了可测试性的视角，我们可以把它当作一个衡量标准去看待其他的设计或实践，也可以用它帮助我们理解软件的发展趋势。
可测性设计学习笔记
w0shishabi的博客
06-11 3095
测试的含义：目前所指的测试通常是芯片流片后的测试，定义为对被测电路施加已知的测试矢量，观察其输出结果，并于已知正确的输出结果进行比较而判断芯片功能、性能、结构好坏的过程。按测试目的分类：按测试方式的分类：基本概念：以数学模型来模拟芯片制造过程中的物理缺陷，便于研究故障对电路或系统造成的影响，诊断故障的位置。电路中可能存在的物理缺陷是多种多样的，并且由于某些物理缺陷对于电路功能的影响过于复杂，不能被充分理解，分析的难度很大。而故障化模型中的一个逻辑故障可以描述多种物理缺陷的行为，从而回避了对物理缺陷分析的复杂
可测性设计技术
沧海一升的博客
11-04 3732
可测性设计技术学习，包括JTAG、BIST
【PCB专题】可测试性设计（Design for Test）
一点硬件
06-24 527
对于设计工程师来说，设计一块 PCB 需要经过许多步骤和个版本的迭代，付出大量的时间和工作。如果能在设计周期的早期阶段实施适当的可测试性设计 (DFT)，那会有助于我们项目成功。
软件可测试性设计，推荐
05-30
软件可测试性设计
PCB可测试性设计技术要概述
01-19
随着技术进入超大规模集成（VLSI）时代，VLSI电路的高度复杂性及多层印制板、表面封装（SMT）、圆片规模...激烈的市场竞争要求更短的设计开发周期，这样的可测试性设计方法已成为严重的设计瓶颈。随着设计进入了以综合
DFT，可测试性设计--概念理解
热门推荐
学而不思则罔，思而不学则殆
10-08 4万+
工程会接触DFT。需要了解DFT知识，但不需要深入。三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计。） 2. 内建自测试BIST；（个人理解：模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大
华为硬件可测性设计规范.pdf
05-09
华为硬件可测性设计规范1范围 2定义 3功能测试可测性设计规范3.1功能测试装备原理说明 3.2 单板功能测试可测性设计 3.2.1机械结构的可测性设计 3.2.2自检和自环 3.2.3测试夹具 3.2.4其他 4 ICT可测性设计规范 4.1机械设计规范 4.1.1测试点 4.1.2 Tooling Holes 4.1.3两个测试点中心间隔 4.1.4测试点到其它物体的间距 4.1.5焊锡面元件高度 4.1.6其他 4.2电路设计规范 4.2.1芯片的控制引脚 4.2.2反馈环路 4.2.3边界扫描设计 4.2.4 NAND-Tree 4.2.5 FPGA和EPLD设计 4.2.6在线编程 4.2.7减少测试点的方法 4.2.8其他
数字系统可测性设计
04-18
数字系统可测性设计，可测性设计，开发，时延测试，敏化测试
设计的可测试性
01-25
以前，我也讲过可测试性，那时候讲的，是怎么设计模块，让测试人员更容易测试验证模块的功能、性能、稳定性，等等。重点强调该怎么设计相关机制，让测试工作更容易，容易到自己来做都行(比如单元/接口测试)。 今天，我讲的将不仅仅是让模块更容易测试，我想更深入的讲讲我对设计的可测试性的理解。即，在代码都还没有的阶段，我们怎么验证我们的设计是合理的，能更好的指导后续的编码、测试、发布、运维、复用/扩展？
VLSI测试方法学和可测性设计
03-01
本书系统介绍超大规模集成电路（VLSI）的测试方法学和的可测性设计，为读者进行更深层次的电路设计、模拟、测试和分析打下良好的基础，也为电路（包括电路级、芯片级和系统级）的设计、制造、测试和应用之间建立一个相互交流的平台。 本书主要内容为电路测试、分析的基本概念和理论，数字电路的描述和模拟方法，组合电路和时序电路的测试生成方法，专用可测性设计，扫描和边界扫描理论，IDDQ测试，*和伪*测试原理，各种测试生成电路结构及其生成序列之间的关系，与MY邓列相关的其他测试生成方法，内建自测度原理，各种数据压缩结构和压缩关系，专用电路Memory和SoC等的可测性设计方法。 本书既可作为人一集成电路设计、制造、测试、应用，EDA和ATE专业人员的参考用书，也可作为高等院校高年级学生和研究生的专业课程教材。
软件可测试性设计（转帖）
F.Hou的专栏
12-24 975
一、概述       随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗？根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法进行下去为止。被测软件在编码时需要考虑给测试和后期的产品维护提供必要的手段和接口支持，即要求软件具有可测试性。基于可测试性的目标考虑，良好
软件测试设计（完整的测试设计模型）
2301_76387166的博客
11-25 1057
在早期的软件测试过程中，我们测试时对需求规格进行分析，分析之后就开始直接写用例，我们把这个过程叫测试设计。其实现在很多国内公司都还是根据需求直接写用例的，这个方法过于简单，以致于出现设计出来的用例并不能发现太多问题。这说明一个问题，我们以前的测试设计方法其实很难全面地覆盖到我们的需求，所以在本章中，我们将介绍一个专业的测试设计模型。
软件测试设计
weixin_55103661的博客
04-15 154
软件测试设计 书接上文 1.测试用例的重要性 有效性：测试用例是测试人员测试过程中的重要参考依据，准确的测试用例的计划、执行和跟踪是 测试的有效性的有力证明 。 可复用性：设计良好的测试用例可以重复执行，能节约时间，提高测试效率 。 易组织性 ：清晰详细的测试用例能够便于测试执行的开展。 可评估性：测试用例的通过率是检验代码质量的保证 。 可管理性：测试用例也可以作为检验测试人员进度、工作量以及跟踪管理测试人员工作效率的因素。 测试用...
dft可测试性设计atpg
06-19
### 回答1： DFT（Design for Testability，可测试性设计）是电子设计自动化中的一项重要设计技术，旨在使电路的测试更加容易和有效。在DFT设计中，ATPG（Automatic Test Pattern Generation，自动测试模式生成）是一个重要的步骤，通过该步骤可以自动生成一组测试模式来验证电路的正确性和可靠性。 ATPG是一个旨在自动化测试模式生成的关键技术，它可以根据特定的测试目标自动生成测试模式来测试电路的功能和性能。ATPG一般包括两个步骤：测试模式生成和测试模式应用。测试模式生成是根据DFT设计的规范自动生成测试模式，而测试模式应用是通过将测试模式加载到芯片中来验证功能和性能。 DFT可测试性设计与ATPG的结合可以有效提高芯片测试的可靠性和效率。在设计中引入DFT技术，可以使芯片测试变得更加精确和可靠，同时也可以减少测试成本和测试时间。ATPG技术可以自动化测试模式的生成和验证，有效地减少人力成本，提高测试效率和测试覆盖率。 因此，综合运用DFT可测试性设计和ATPG技术，可以为芯片测试提供更加全面和准确的测试方案，从而提高芯片的可靠性和性能，满足不断发展的市场需求。 ### 回答2： DFT（Design For Testability，测试性设计）是电路设计中一个非常重要的概念，它能够将测试过程与设计过程有效地融合在一起，以提高电路产量和降低测试成本。ATPG（Automatic Test Pattern Generation，自动测试模式生成）是DFT设计中最核心的技术之一，它能够通过自动生成测试模式来完成电路测试，从而提高测试效率和准确性。 DFT可测试性设计ATPG，是通过对原始电路进行一系列的设计修改和优化，使之具备良好的测试性能并能够应用ATPG技术进行高效测试的过程。DFT设计的主要目标是使设计具备高的故障覆盖率，即能够发现尽可能多的故障，避免出现漏测或误测的情况。设计策略主要分为以下几个方面： 1.设计电路中加入多余的控制逻辑，通过控制逻辑实现故障注入和故障检测，从而增强测试覆盖率。 2.将设计电路模块化，通过模块化分割，使得每个模块都能够独立地进行测试，提高测试的可重复性和准确性。 3.DFT设计还包括将可测性特性（如扫描链）纳入设计中，使得电路设计具备更良好的可测性。 ATPG技术则是DFT设计的核心技术之一，它通过自动生成测试模式来完成电路测试，避免了手动测试模式编写的繁琐和不准确性。在DFT设计过程中，需要将ATPG技术的应用纳入到设计流程中，以充分发挥其测试效果，提高电路的产量和测试成本的回报率。 综上所述，DFT可测试性设计ATPG，是使电路设计具备良好的测试性能和高效率的自动测试模式生成技术的过程，它是现代电路设计中不可或缺的重要部分，能够提高电路的可测试性，降低测试成本，从而使电路设计更加高效和可靠。 ### 回答3： DFT（Design for Testability）是一种设计理念，旨在为芯片设计和制造过程中的测试提供便利。ATPG（Automatic Test Pattern Generation）是指自动测试模式生成，可以帮助芯片制造商生成有效的测试模式，以检测并诊断芯片中的故障。 DFT可测试性设计对ATPG非常重要，因为只有经过可测试性设计的芯片才能生成有效的测试模式。在可测试性设计过程中，芯片设计师需要考虑一些重要的因素，如添加测试接口、寄存器等，以确保芯片的测试可行性。这些测试接口和寄存器可以帮助ATPG工具生成准确的测试模式来检测开发的芯片。 此外，在dft可测试性设计中，芯片设计师还需要考虑测试时钟和测试电源等方面。测试时钟需要提供稳定且可靠的信号来驱动测试模式的执行，而测试电源也需要稳定，以确保测试模式的准确性和可重复性。 因此，DFT可测试性设计成为了现代芯片设计的必要评估指标，它不仅有助于芯片设计师生成可重复、可靠的测试结果，还有助于提高芯片质量和减少制造成本。最终，通过DFT可测试性设计，芯片设计师能够为ATPG生成有效的测试模式，并确保芯片达到高质量的测试要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值