集成电路可测性设计(DFT，Design For Testability)

随着半导体集成电路产业的迅猛发展，设计方法、制造方法和测试方法已经成为集成电路发展过程中不可分割的三个部分。

随着集成电路的高度集成化，最开始的徒手画电路图已经被淘汰，取而代之的是一套规范的硬件描述语言(HDL)，现在我们使用Verilog HDL可以描述几乎所有逻辑功能和需要的数字电路，只有一些特殊的电路比如数模混合接口等，还需要直接用器件画电路图。

随着设计方法的更新升级，制造方法当然也没有落后。foundry在摩尔定律的驱动下，每年都在按部就班的完成着使命，最新的工艺也在从5nm往3nm稳步推进。

因此，现在掣肘集成电路产业高速发展的就是测试方法。因为早期集成电路的内部模块不多，逻辑功能单一，工艺相对简单，在测试机上实现功能测试相对容易，这导致测试方法学的研究曾一度处于一个不被重视的地位。而如今，测试成本的快速增长已经达到生产商无法承受的地步。对测试方法学的不断深入研究，我们发现对于复杂的、大规模的集成电路设计项目，必须要提前在集成电路产品的设计阶段，就去考虑如何对产品进行测试，这样能大大缩短产品的测试时间，从而降低成本，提高产品的竞争力。

可测性设计（DFT）技术是在满足芯片正常功能的基础上，通过有效的加入测试电路，来降低产品的测试难度，降低测试成本。这样，对设计人员就提出了更高的要求，既要能实现正常的功能，又要加入不太多的电路能够达到测试目的，又不能让测试模块占据太多的功耗和面积，因此，了解并掌握DFT技术是每个从业者的基本素质。

“测试” 和 “验证” 的区别

在半年前还没有接触这个行业时，有人模糊的告诉我测试和验证差不多，这两者都没有什么尖端技术和上升空间，还是数字设