自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(57)
  • 收藏
  • 关注

原创 【Cadence24】如何给PCB板露铜处理

首先是因为当过流太大时,可能存在铜皮过窄,导致过流能力不足,此时可通过露铜处理,在后期如果过流量不足时,可以在上面滴加焊锡,从而增大过流能力。2.对需要露出的铜皮进行复制,同时选择到soldermask层。4.最后点开阻焊层图层,看一下,是否成功复制过去即可。为什么需要给PCB板子进行露铜处理呢?3. 再点击要露出的铜皮,即可成功。阻焊层铜皮,即可显示为露铜部分。1. 使用Zcope操作。

2024-08-29 17:43:03 211

原创 【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接

但这两个网络中不能有全局网络(全局网络即网络名前加!或网络名后加/G 的网络表示跨页的连接关系)。在 Component Browser 的 standard 库中选择 Tie 符号,在 Component Browser的 standard 库中选择alias 符号,方法二:Tie 符号(整个原理图文件的全局网络信号)方法一:alias 符号(同一页的局部网络信号)alias输出端为全局网络保存原理图时就会报错。将要连接的两个全局网络加在TIE符号两端。两个网络名连接关系已经建立。

2024-08-27 10:56:26 670

原创 【Cadence22】将别人发的原理图和PCB库修改为自己的库,进而继续制图

如何在别人原理图基础上添加自己的库,继续绘制原理图

2024-08-13 10:29:12 893

原创 【Cadence21】批量更改器件

具体操作:右击器件,选择replace在器件库中选择目标期间即可(该方法简单,不再赘述,不懂请自行百度)之后点击原理图上需要修改的器件,再在New Component中在库中选择需要替换的器件,之后ok即可。方法一:之前只会使用replace手动一个一个的进行替换。方法二:使用Tool工具栏,进行批量替换。

2024-08-12 10:59:00 334

原创 【Cadence20】PCB铺铜GND等

(通常操作,先全部采用十字链接,之后对于大电流焊盘特殊处理,进行全连接)

2024-08-07 17:35:07 222

原创 【Cadence19】如何由PCB导出symbol器件PCB封装

由PCB导出器件封装

2024-08-01 17:48:15 246

原创 波特率和比特率的区别联系【理解】

单位“波特”本身就已经是代表每秒的调制数,不能用“波特每秒”(Baud per second)为单位进行表示。:表示单位时间内载波调制状态变化的次数 ,单位为波特(Baud。:表示每秒传输的二进制位数,单位为bit/s(bps)。

2024-07-26 18:22:53 270

原创 【Cadence18】如何放置定位孔

然后点击Placement list,下拉框中选择Mechanical symbols,勾选你要的定位孔(如下图的HOLE_1_6R00D2R70-PTH,注意:这个是我自己之前画好的,你们需要自己重新画一个机械定位孔)即可放置,然后点击OK即可。在菜单的place->manually会出现Placement对话框,在Advanced settings中勾选database和library。

2024-07-05 18:18:45 254

原创 【Cadence17】Allegro绘制PCB流程

双层板按默认设置,从上到下依次为:表层空气,铜走线Top层,玻璃纤维介质层,铜走线Bottom层,底层空气。Select all选择所有层,确认选中Check database before artwork,... 设置线间距、VIA间距等,都至少设为6mil,6mil是根据PCB厂家定的。如果有盲孔或埋孔,则Drilling中选择By Layer,否则默认(单位为mil),先使用mm单位,绘制板框,绘制完成后更改单位为mil进行走线放置器件等操作。

2024-05-29 15:26:38 1284

原创 【Cadence16】Cadence HDL如何拷贝模版项目?

Cadence HDL新建项目时拷贝模版项目,再绘制原理图

2024-05-23 18:50:40 237

原创 【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧

先要设置为镜像,其次方法同Top层。将画质调高,直接点击OK即可.

2024-04-07 10:46:41 530 1

原创 【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法

原理图封装绘制多个GND与VCC如何处理

2024-04-01 11:48:52 417

原创 【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件

【说明】将后缀改为网页“html”,并勾选下面的网页。之后就会跳出浏览器中你的BOM表就会显示。2. 将网页BOM导入Excle?1. 如何导出BOM?

2024-03-28 16:10:11 452

原创 【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND

【说明】由于GND大面积铺铜,常采用负片输出。因此选择“PLANE”,并勾选“negative”。【说明】普遍使用线宽20mil;28V-48V使用40mil;一般间距为100mil or 200mil即可。因为是负片,所以选择anti,在进行分割完成后,即可生成GND。使用ZCOPY即可,重新拷贝至目标网络层,并对原先铜皮删除即可。1)通常是每层之间会加一层介质,即绿色部分那个。首先使用Line命令,对不同GND进行分割。如何生成后网络名称不对,重新附网络名即可。2)GND层通常与主器件层相邻。

2024-03-27 16:51:41 596

原创 【Cadence11】Cadence批量替换过孔记录

(TIPS:可以搜索需要的过孔,输入完成后点击“Tab”键即可,不是回车!说明:OLD为原先使用的过孔;电源线065035,若太大可选05025。然后点击DONE即可完成批量替换过孔!

2024-03-26 14:48:10 374

原创 【Cadence10】差分线设置及显示相关

今天在PCB布线时用到了CAN总线,所以需要设置差分总线。

2024-03-22 16:16:14 309

原创 【Cadence09】Cadence PCB布线时的电源地操作

一般在布线时需要先将GND、3.3V、5V、24V电源和地等进行处理,使得在打开飞线后不至于太凌乱。勾选delete,应用即可取消设置。之后打开飞线即可显示设置效果。

2024-03-15 11:15:18 324

原创 LM5017手册(类似LM5007)使用

LM5017手册使用指南

2024-03-08 11:25:18 299

原创 【Cadence08】Cadence HDL原理图如何备份

Cadence HDL原理图如何备份

2024-03-07 17:49:15 261

转载 【转载】硬件工程师自学Allegro笔记

8,在画Package Symbol时,第一在design parameter下,将Page尺寸设置为30X30mm,offset分别设定为x -15 y -15;Layout-Labels-Refdes命令,在右侧Options选项卡中选择Class为Ref Des,选择Subclass为Silkscreen_Top,输入REF,一般摆在元件的右上角。不然焊盘在拉线时,会报DRC。20,电气引脚要在孔的外侧做焊盘才能将元件插入孔中,焊接到PCB上,因此要给要给电气引脚的开孔每边预留0.5mm的外侧焊盘。

2024-02-27 15:43:36 98

原创 【Cadence07】Allegro中如何绘制板框圆弧

(出处: Cadence Skill 论坛)Allegro中如何绘制板框圆弧。

2024-02-27 13:34:27 439

原创 我的创作纪念日

好好工作,好好学习,努力充实自己,做好科研,更做好自己。先沉淀自己,再谈追求什么。就像我们再找一件东西时,越急越找不见,当不找了的某一天,他又会随手出现,难道不是吗,就这么神奇。所以,我们先做好自己吧,一屋不扫何以扫天下!

2024-01-10 15:15:53 390

转载 电路中各种地,数字地DGND、模拟地AGND、功率地PGND、电源地GND、交流地AGND、大地EGND的区别及处理

Answer:在现代接地概念中、对于线路工程师来说,该术语的含义通常是‘线路电压的参考点’;对于系统设计师来说,它常常是机柜或机架;对电气工程师来说,它是绿色安全地线或接到大地的意思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。Answer:对于一个电子信号来说,它需要寻找一条最低阻抗的电流回流到地的途径,所以如何处理这个信号回流就变得非常的关键。

2024-01-03 16:36:09 5688

原创 【Cadence06】cadence HDL原理图库添加封装

原理图库创建方法

2023-12-26 10:39:20 1043

原创 锂电池学习记录

(自己的一些理解,应该有很多不确切的地方,欢迎指正~)

2023-12-01 15:32:57 411

原创 【Cadence05】PCB原理图BOM表生成

注意:要在原理图中生成BOM表呀!再修改内容格式,即可。

2023-11-10 14:11:40 382

原创 【Cadence04】一般情况下Allegro PCB设计时的约束规则设置(自己瞎写)

PCB设计CM约束管理器设置

2023-11-09 10:19:27 278

转载 【转载】Cadence Design Entry HDL 使用教程

这个软件的窗口就是如上所示,原理图页面导航窗口是显示页面目录的地方,全局导航,这个主要是在相同网络查找的时候有用,将鼠标选中一根信号线,相同网络名称的信号线变回显示在这里,可以任意点击进行跳转,命令行窗口主要是输入命令行用的,有些操作可以通过输入命令行代码的形式来实现便捷的操作,具体后面介绍主窗口就是绘制原理图页面的地方,以上时全部主要要用到的窗口,工具栏的情况如下图所示绘制工具栏主要是用来绘制连接线以及放置器件之类的,

2023-10-19 09:33:38 1099 1

原创 【Cadence03】cadence不小心删掉钢网层怎么办?

自己在画板子时不小心删掉了钢网层,后经过查阅资料,成功解决!

2023-07-14 14:15:58 208

原创 【Cadence02】Allegro引脚焊盘Pin设置为透明

Allegro引脚焊盘Pin设置为透明

2023-07-03 14:03:55 487

原创 【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题

在走线相对延迟与绝对延迟的时候遇到了一些问题,先记录一下。

2023-06-16 10:40:58 602

原创 焊盘封装制作过程中的一些术语

,是用来连接及导通电路板(PCB)的两层或多层之间的铜箔线路用的,因为PCB是由许多的铜箔层堆迭累积而成,每一层铜箔(copper)之间都会再铺了一层绝缘层,也就是说铜箔层彼此之间不能互通,其讯号的连接就是靠via,所以中文才会称其为「导通孔」。电路板上为何要有孔洞?何谓PTH/NPTH/vias(导通孔)_jiangchao3392的博客-CSDN博客。:另一种比较小的PTH,通常称其为via(

2023-06-16 10:18:23 160

原创 区分TTL、PLL

锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成uD(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t),对振荡器输出信号的频率实施控制。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因为总将这两个英文简写的器件搞混,特意总结一下,提醒自己!

2023-05-08 10:42:21 411

原创 将程序烧入FLASH的一些理解

将程序烧录在FLASH中时,往往需要将延时或者中断这些对时间要求严格的子函数,复制到RAM中进行执行。

2023-04-11 14:03:26 1067

转载 为什么波特图要选取-3dB(转载)

R=100,L=1mH,C=1nf,计算下来,Q=10>0.5,处于欠阻尼状态,必然会出现振铃。当保持输入信号的幅度不变,改变频率使输出信号降至最大值的0.707倍,即为截止频率,它是用来说明频率特性指标的一个特殊频率。如下图所示,输入信号功率P1=10W,经过某电路后,输出信号功率P2的=5W,那么这个电路的增益为。当保持输入信号的幅度不变,改变频率使输出信号降至最大值的0.707倍,此时对应的频率即为截止频率。根据前面说的,-3dB表示的是功率关系,0.707表示的是电压关系,两者间有没有内在联系呢?

2023-03-21 13:55:31 2224

原创 中断的理解

中断的解释

2023-03-08 10:43:05 991

原创 我的创作纪念日

现在看看也好久没有更新了,因为要懂软件编程,但也要懂硬件原理图,同时后面自己也要开始画板子,所以就最近开始自学Cadence了,也成功画了一个小的原理图,制作了封装,以及PCB布局等等一些乱七八糟的小活,不过感觉最主要的目的还是要会熟练使用这个软件,这是第一步,后面的原理图设计这些才是难点呢,只能说慢慢来吧,前面的路总是一团黑,我们也只能凭着自己手里的一点微光向前摸索,我现在走的路,是对是错,谁有知道呢?WHO KNOWS?

2023-01-10 15:27:03 91

转载 GitHub使用指南

找百科大全 awesome xxx• 找例子 xxx sample• 找空项目架子 xxx starter / xxx boilerplate• 找教程 xxx tutorial​。

2022-09-20 10:20:53 285

原创 F28004X系列 实验SPI通信程序【记录】

F28004X系列 实验SPI通信程序,对自己近期SPI模块通信的学习进行相关记录。

2022-09-19 16:27:52 1031 1

原创 【已解决】CCS报错 gmake: Target ‘all‘ not remade because of errors.

还有几个报错没记录,但有一个大致意思就是“sysconfig版本至少是1.0以上”,所以在CCS的根目录下安装了这个插件,再次导入例程无报错现象!(发现例程中多了一个.syscfg文件。

2022-08-31 10:39:01 7302 1

南京理工大学2023实验室考试期末答案(学习通)

南理工实验室考试网课答案分享。 提供word和pdf两个版本。 可以直接Ctrl F查找题目,进行搜寻。 (里面还有自己搜集的相关课程网课答案,都可以ctrl F查找一下) 最后,希望我的分享对你有用~

2024-02-01

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除