cadence concept HDL
文章平均质量分 55
Funny_Beast
这个作者很懒,什么都没留下…
展开
-
【Cadence28】差分线布线——心得
差分线在布线时,需要在设置完差分约束后,直接先用差分约束走线对器件进行连接,之后再使用“平滑”指令S,将多段折线改为直线,此时可以使用“Single”单线模式进行修改!主要用于DDR布线时进行等长处理;不能使用在差分走线的布线方式里,否则画出来的板子会直接跑不起来;简而言之,单线就叫做不耦合线,差分线就叫做耦合线!今天布差分线的时候,遇到一个小插曲。明白什么叫做耦合线,什么叫做不耦合线!因此在布差分线的时候不耦合线尽量少!原创 2024-10-18 13:48:09 · 411 阅读 · 0 评论 -
【Cadence27】HDL拷贝工程➕Allegro导出DXF和3D文件STP
【注意】DXF导出时是当前PCB打开的图层。通常就是用“PLACE”放置层即可!注意:文件路径及文件名不要有中文,否则会导出失败!STEP Protocol——选择输出的格式(1. 打开一个HDL工程,如下图操作。最后,点击Finish即可!文件通常包含颜色,层,和通用资源。适用于机械零件和组件的表示。原创 2024-10-16 11:25:27 · 743 阅读 · 0 评论 -
【Cadence26】无原理图直接绘制PCB项目的问题总结
本篇文章将要分享的是在最近接触的一个小项目,由于没有太多的电路连接逻辑,所以直接在Allegro绘制PCB板,期间遇到了一些很小但至关重要的troubles,为了防止自己遗忘所以进行一下记录。Q1:如何在没有原理图网表情况下,直接对PCB上添加焊盘/通孔symbol?1.先创建对应的pad。原创 2024-09-12 14:05:14 · 1114 阅读 · 0 评论 -
【Cadence25】异形板框由DXF直接导入allegro
如果按照上图指示操作了,那么“Import”按键就会亮起,点击导入即可!!!导入之后,将所需要的板框改变到自己PCB中的outline图层。方法如下:之后选择对应边框即可!!!TIPS:CAD图纸比例放大缩小快捷命令在使用CAD制图查看DXf文件时,发现有的尺寸和pdf上的不一致,此时可能是有人将CAD图放大或缩小了x倍,可以通过快捷命令改回来!记得先用尺寸标注,看一下尺寸一样不!首先,在下面指令栏输入:“SC”命令;第二,全选CAD图纸;第三,选择基点(一般就选择图纸最左下角的交点即可);第四。原创 2024-09-12 10:22:24 · 734 阅读 · 0 评论 -
【Cadence24】如何给PCB板露铜处理
首先是因为当过流太大时,可能存在铜皮过窄,导致过流能力不足,此时可通过露铜处理,在后期如果过流量不足时,可以在上面滴加焊锡,从而增大过流能力。2.对需要露出的铜皮进行复制,同时选择到soldermask层。4.最后点开阻焊层图层,看一下,是否成功复制过去即可。为什么需要给PCB板子进行露铜处理呢?3. 再点击要露出的铜皮,即可成功。阻焊层铜皮,即可显示为露铜部分。1. 使用Zcope操作。原创 2024-08-29 17:43:03 · 529 阅读 · 0 评论 -
【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接
但这两个网络中不能有全局网络(全局网络即网络名前加!或网络名后加/G 的网络表示跨页的连接关系)。在 Component Browser 的 standard 库中选择 Tie 符号,在 Component Browser的 standard 库中选择alias 符号,方法二:Tie 符号(整个原理图文件的全局网络信号)方法一:alias 符号(同一页的局部网络信号)alias输出端为全局网络保存原理图时就会报错。将要连接的两个全局网络加在TIE符号两端。两个网络名连接关系已经建立。原创 2024-08-27 10:56:26 · 768 阅读 · 0 评论 -
【Cadence22】将别人发的原理图和PCB库修改为自己的库,进而继续制图
如何在别人原理图基础上添加自己的库,继续绘制原理图原创 2024-08-13 10:29:12 · 1014 阅读 · 0 评论 -
【Cadence21】批量更改器件
具体操作:右击器件,选择replace在器件库中选择目标期间即可(该方法简单,不再赘述,不懂请自行百度)之后点击原理图上需要修改的器件,再在New Component中在库中选择需要替换的器件,之后ok即可。方法一:之前只会使用replace手动一个一个的进行替换。方法二:使用Tool工具栏,进行批量替换。原创 2024-08-12 10:59:00 · 697 阅读 · 0 评论 -
【Cadence20】PCB铺铜GND等
(通常操作,先全部采用十字链接,之后对于大电流焊盘特殊处理,进行全连接)原创 2024-08-07 17:35:07 · 492 阅读 · 0 评论 -
【Cadence19】如何由PCB导出symbol器件PCB封装
由PCB导出器件封装原创 2024-08-01 17:48:15 · 283 阅读 · 0 评论 -
【Cadence18】如何放置定位孔
然后点击Placement list,下拉框中选择Mechanical symbols,勾选你要的定位孔(如下图的HOLE_1_6R00D2R70-PTH,注意:这个是我自己之前画好的,你们需要自己重新画一个机械定位孔)即可放置,然后点击OK即可。在菜单的place->manually会出现Placement对话框,在Advanced settings中勾选database和library。原创 2024-07-05 18:18:45 · 411 阅读 · 0 评论 -
【Cadence16】Cadence HDL如何拷贝模版项目?
Cadence HDL新建项目时拷贝模版项目,再绘制原理图原创 2024-05-23 18:50:40 · 277 阅读 · 0 评论 -
【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧
先要设置为镜像,其次方法同Top层。将画质调高,直接点击OK即可.原创 2024-04-07 10:46:41 · 617 阅读 · 1 评论 -
【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法
原理图封装绘制多个GND与VCC如何处理原创 2024-04-01 11:48:52 · 540 阅读 · 0 评论 -
【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件
【说明】将后缀改为网页“html”,并勾选下面的网页。之后就会跳出浏览器中你的BOM表就会显示。2. 将网页BOM导入Excle?1. 如何导出BOM?原创 2024-03-28 16:10:11 · 529 阅读 · 0 评论 -
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
【说明】由于GND大面积铺铜,常采用负片输出。因此选择“PLANE”,并勾选“negative”。【说明】普遍使用线宽20mil;28V-48V使用40mil;一般间距为100mil or 200mil即可。因为是负片,所以选择anti,在进行分割完成后,即可生成GND。使用ZCOPY即可,重新拷贝至目标网络层,并对原先铜皮删除即可。1)通常是每层之间会加一层介质,即绿色部分那个。首先使用Line命令,对不同GND进行分割。如何生成后网络名称不对,重新附网络名即可。2)GND层通常与主器件层相邻。原创 2024-03-27 16:51:41 · 728 阅读 · 0 评论 -
【Cadence11】Cadence批量替换过孔记录
(TIPS:可以搜索需要的过孔,输入完成后点击“Tab”键即可,不是回车!说明:OLD为原先使用的过孔;电源线065035,若太大可选05025。然后点击DONE即可完成批量替换过孔!原创 2024-03-26 14:48:10 · 456 阅读 · 0 评论 -
【Cadence10】差分线设置及显示相关
今天在PCB布线时用到了CAN总线,所以需要设置差分总线。原创 2024-03-22 16:16:14 · 399 阅读 · 0 评论 -
【Cadence09】Cadence PCB布线时的电源地操作
一般在布线时需要先将GND、3.3V、5V、24V电源和地等进行处理,使得在打开飞线后不至于太凌乱。勾选delete,应用即可取消设置。之后打开飞线即可显示设置效果。原创 2024-03-15 11:15:18 · 391 阅读 · 0 评论 -
【Cadence08】Cadence HDL原理图如何备份
Cadence HDL原理图如何备份原创 2024-03-07 17:49:15 · 288 阅读 · 0 评论 -
【Cadence07】Allegro中如何绘制板框圆弧
(出处: Cadence Skill 论坛)Allegro中如何绘制板框圆弧。原创 2024-02-27 13:34:27 · 494 阅读 · 0 评论 -
【Cadence06】cadence HDL原理图库添加封装及相关
原理图库创建方法原创 2023-12-26 10:39:20 · 1319 阅读 · 0 评论 -
【Cadence05】PCB原理图BOM表生成
注意:要在原理图中生成BOM表呀!再修改内容格式,即可。原创 2023-11-10 14:11:40 · 432 阅读 · 0 评论 -
【Cadence04】一般情况下Allegro PCB设计时的约束规则设置(自己瞎写)
PCB设计CM约束管理器设置原创 2023-11-09 10:19:27 · 325 阅读 · 0 评论 -
【Cadence03】cadence不小心删掉钢网层怎么办?
自己在画板子时不小心删掉了钢网层,后经过查阅资料,成功解决!原创 2023-07-14 14:15:58 · 245 阅读 · 0 评论 -
【Cadence02】Allegro引脚焊盘Pin设置为透明
Allegro引脚焊盘Pin设置为透明原创 2023-07-03 14:03:55 · 541 阅读 · 0 评论 -
【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题
在走线相对延迟与绝对延迟的时候遇到了一些问题,先记录一下。原创 2023-06-16 10:40:58 · 655 阅读 · 0 评论 -
【转载】Cadence Design Entry HDL 使用教程
这个软件的窗口就是如上所示,原理图页面导航窗口是显示页面目录的地方,全局导航,这个主要是在相同网络查找的时候有用,将鼠标选中一根信号线,相同网络名称的信号线变回显示在这里,可以任意点击进行跳转,命令行窗口主要是输入命令行用的,有些操作可以通过输入命令行代码的形式来实现便捷的操作,具体后面介绍主窗口就是绘制原理图页面的地方,以上时全部主要要用到的窗口,工具栏的情况如下图所示绘制工具栏主要是用来绘制连接线以及放置器件之类的,转载 2023-10-19 09:33:38 · 1579 阅读 · 1 评论