【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法➕原理图对器件全局引脚Global Pins赋予网络并显示

一、器件原理图VCC与GND处理方法

        HDL创建器件原理图时，若有多个VCC或GND，可以对其在器件原理图上不进行显示，单独进行处理即可。

        有利于原理图整洁，不易出错。

具体方法如下：

1.先new一个

2.  下面的Global pin 的name处不要直接使用GND，不然后期画图容易混淆。

数字地使用VSS；模拟地使用VEE等

3. 之后继续按照普通原理图进行绘制即可。

原理图封装绘制

4. 最后在原理图中要对该网络进行说明！！！

1）可以通过add text进行说明。ctrl+t

 

二、原理图对器件全局引脚Global Pins赋予网络并显示