【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法

已于 2024-05-29 15:22:20 修改
阅读量400 收藏 1
点赞数 10
分类专栏： 经验分享 cadence concept HDL 文章标签： 嵌入式硬件 经验分享 笔记
于 2024-04-01 11:48:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Funny_beast/article/details/137226402
版权
本文介绍了在电子原理图设计中，如何正确使用GND、VSS等符号来表示数字地和模拟地，并强调了避免混淆的重要性。还提到使用addtext功能对网络进行详细说明的方法。
摘要由CSDN通过智能技术生成

1.先new一个

2.  下面的Global pin 的name处不要直接使用GND，不然后期画图容易混淆。

数字地使用VSS；模拟地使用VEE等

3. 之后继续按照普通原理图进行绘制即可。

原理图封装绘制

4. 最后在原理图中要对该网络进行说明！！！

1）.可以通过add text进行说明。ctrl+t

Funny_Beast
关注
  • 10
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Cadence 电源端口的网路标号设置显示与隐藏
wangjie36的博客
08-02 4055
Cadence电源端口的网路标号打开与隐藏网络标示 1，在绘制原理图时，在放置一些电源端口总是会发现GND端口没有显示网络标识； 要是整个原理图工程只一个GND网络，此时GND的网络端口显示与不显示都是一样的。 如果原理图中有很多个不同的GND网络时，GND端口没有显示出来将会不方便设计原理图，容易当成是同一个网络； 如果我们区分那些是模拟地和数字地，就要把GND端口的网络显示出来，从而提高原理图的可读性。 如图所示就是软件默认隐藏网络标标示GND端口。 ...
Cadence 16.6 原理图设计实用技巧：接地网络名称显示
坚韧与专注
05-03 2万+
今天使用Cadence 16.6的Orcad Capture CIS设计原理图，因为有两种接地，即：GND 和AGND。如何实现接地网络的显示呢？默认为不显示。想实现如下的效果。   图一：Cadence Capture 实现接地符号的网络显示。 这两个地网络怎样显示出来呢？查了一下资料，步骤如下：   步骤一：点击F打开添加电源类型符号的对话框。选择
Cadence OrCAD: 跨页符和电源符号命名优先级的一个小问题
Fantasy237的博客
01-16 3520
Cadence OrCAD: 跨页符和电源符号命名优先级的一个小问题
Cadence 中A pin with name ‘GND' is duplicated on the part 报错的解决
坚韧与专注
05-03 1万+
用Cadence 16.6建立元件里，如JTAG，里面多个引脚全为GND，保存时，出现了报错：A pin with name ‘GND' is duplicated on the part 。   意思是一个器件中有重复的名称。我选择的类型为passive。   解决方法：改GND全为Power类型即可。   这样保存后，不再有错
Cadence（十）走线技巧与注意事项
qq_46757048的博客
07-25 4819
Cadence布线微操、铺铜细节、走线细节
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
Funny_beast的博客
03-27 542
【说明】由于GND大面积铺铜，常采用负片输出。因此选择“PLANE”，并勾选“negative”。【说明】普遍使用线宽20mil；28V-48V使用40mil；一般间距为100mil or 200mil即可。因为是负片，所以选择anti，在进行分割完成后，即可生成GND。使用ZCOPY即可，重新拷贝至目标网络层，并对原先铜皮删除即可。1）通常是每层之间会加一层介质，即绿色部分那个。首先使用Line命令，对不同GND进行分割。如何生成后网络名称不对，重新附网络名即可。2）GND层通常与主器件层相邻。
Cadence PSpice 接地 快捷键
06-17
- **处理重复的GND管脚**: 当创建新元件时，如果遇到警告提示“管脚名称‘GND’重复”，可以将其中一个GND管脚类型更改为`Power`类型，或者选择带有`Power`类型的库。 - **Occurrences 和 Instances 的区别**: 在...
PCB原理图及封装命名规范大全
03-27
3. **原理图命名**：整个原理图文件也需要一个清晰的名称，通常反映电路的功能或用途，比如“PowerSupply_Schematic”或“AudioAmplifier_Sch”。这样可以快速识别电路的目的。 4. **封装命名**：封装命名同样重要...
cadence约束规则设计
08-26
在这里，我们设置电源线宽为 20mil，将 VCC12N、VCC12P、VCC1V2、VCC3V3、VCC5V、GND、GND1V2、CYVDD、OSC_POWER 设置为 LW_20MIL。同时，我们也可以设置其他线宽，例如 LW_12MIL。 线间距约束 线间距约束是 ...
Cadence画PCB傻瓜式教程
01-18
7. 修改引脚：单击引脚，或选中引脚（1 个或多个）右键 Edit Properties 8. 绘制原理图：创建原理图前进行一些模板设置，新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1 其他知识点 * Capture 工作参数的...
Cadence常用设置
qaz821915893的博客
02-05 4110
博主学习时的记录，便于日后忘记可以回顾 修改capture CIS背景颜色为护眼模式 options→preferences→红色设置为204，绿色设置为232，蓝色设置为207. 元件旋转 R 纸张参数设置 Design Template→Title block 新建原件： new part properties 管脚放置： place pin （右侧菜单栏） 外框放置： place r...
Cadence库制作时，管脚同名问题处理
jiangchao3392的专栏
04-10 8658
决Cadence中制作原理图库是器件出现相同名字的管脚问题，比如说有的管脚都是GND或者VCC，这样保存时，就会报错，无法保存。 如下： 处理办法： 1、不重名GND1，GND2，GND3...... 2、可以重名，把重名的管脚属性设成Power属性 Type类型选择为: Power即可解决。 ...
Cadence的PSPICE中CCCS，VCCS，CCVS和VCVS受控源元件库
卡拉迪亚的曙光的博客
09-17 6796
PSPICE受控源元件库
cadence17.2操作使用笔记（一、原理图部分）
少侠好走位
01-07 1万+
Capature CIS使用： 学习资料B站视频 小马哥电子开发学习： https://www.bilibili.com/video/BV117411W7Z4?p=1 file->change product ->orCAD_Capature_CIS 可勾选为默认项 第三讲：原理图工程以及库的创建 file->new->project(name,location) 1、打开原理图page1 边框 ：option->Schematic page Properties->Gr
微电子新手入门之virtuoso版图界面
红豆布丁RFIC
12-11 2万+
      virtuoso版图界面如图所示： 图中左边的窗口（LSW）是用来选择Layer的，Layout时会用到的Layer很多，画Layout时会需要频繁地在各个Layer之间选择，左键点击某一层Layer就选择了该Layer，右键点击该Layer不同区域则有不同效果。 AV（Al Viewable）、NV（None Viewable）、AS（All Selectable）、NS（N...
Allegro里隐藏GND或者电源网络的鼠线/ 显示隐藏的鼠线，修改网络颜色
varding的专栏
02-19 3万+
logic=>Identify DC Nets，在里面把地或者电源设置成0或者3.3之类的就能隐藏鼠线了，并且这些被隐藏的网络会用方框包起来，这样也不会忘了布线 设置某个网络 设置好的网络会显示有个x的方框，便于识别，这样不会忘了布线
使用Cadence绘制PCB流程（个人小结）
热门推荐
hailin0716的专栏
08-01 10万+
之前使用过cadence画过几块板子，一直没有做过整理。每次画图遇到问题时，都查阅操作方法。现在整理一下cadence使用经历，将遇到问题写出来，避免重复犯错。 一、SCH原理图设计 1）原理图设计 2）标注、DRC电气规则检测 3）网络表netlist生成 （设置元件封装）  二、PCB绘制 1)元件库的制作 2)绘制板子outline外框、Rout keepout
【嵌入式硬件】快衰减和慢衰减
最新发布
qq_39200110的博客
07-23 4039
在使用直流有刷电机驱动芯片A4950时，这款芯片采用的是PWM控制方式，我发现他的正转、反转有两种控制方式，分别是快衰减和慢衰减。
cadence hdl原理图设计教程
08-01
Cadence HDL原理图设计教程是针对初学者和有一定基础的工程师开发的一个指导教程，旨在帮助用户通过Cadence软件进行HDL（硬件描述语言）原理图设计。该教程涵盖了从基本概念到高级技巧的内容，使用户能够熟悉Cadence工具的使用，从而有效地进行HDL原理图设计。 教程的主要内容包括如下几个方面： 1. Cadence HDL工具介绍：该部分主要介绍Cadence工具的功能和特点，帮助用户了解其在HDL原理图设计中的作用。 2. HDL基础知识：此部分涵盖了主要的HDL硬件描述语言，如VHDL和Verilog，以及其语法和基本概念的讲解。这将为用户提供必要的基础理论知识，以便更好地使用Cadence工具进行设计。 3. Cadence环境设置：在这一部分中，教程将详细介绍如何正确设置Cadence环境，并配置所需的库文件和工具选项，以确保正确进行HDL原理图设计。 4. HDL原理图设计实例：在这一部分中，教程将提供一些实际的HDL原理图设计示例，并逐步引导用户完成每个设计步骤。这将帮助用户熟悉Cadence工具的操作流程，并掌握一些常见的设计技巧。 5. 问题解答和实践：最后，教程将提供一些常见问题的解答和一些实际的设计挑战，供用户进行实践和巩固学习成果。 通过学习Cadence HDL原理图设计教程，用户将能够熟练掌握Cadence工具的使用，理解HDL硬件描述语言的基本概念和语法，以及进行HDL原理图设计的基本步骤和技巧。这将为用户提供一个可靠的基础，使其能够更好地进行电路设计和开发工作。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值