在被数电无情折磨了两个日夜之后,我终于使用 Quartus II 以及 FPGA 学习板 V1.4(重邮 光电学院实验中心)做出了 24 小时数字钟,该数字钟拥有如下功能:
基本功能:24 小时计时
拓展功能:时间加速、时间暂停、秒钟滴答声、计时清零
首先是基础功能的实现,基础功能包含 60/24 进制计数模块、译码模块、位选模块、显示模块、分频模块,这些模块均为基础模块,可在《数字电路与逻辑设计 第二版》人民邮电出版社 邹虹 这本书上找到相应的设计方法。其中模 60/24 我是使用的 74161 芯片实现,这里放一下大致的电路图设计情况: