USB3.0 AC耦合电容,ESD寄生电容要求,Layout等知识点

1、USB3.0 AC耦合电容

在《Universal Serial Bus 3.0 Specification,Revision 1.0》的标准中,规定在host的TX端要放置耦合电容(范围是75nF~200nF),在devices的TX端也放置耦合电容(范围是75nF~200nF),host和device的RX端都不需要放置电容。

而在USB3.0设计电路上,经常看到host的TX端放置100nF电容,而host端的RX放置的是0欧姆电阻(因为外设的USB设备,在其TX端一定会放置耦合电容的)。而在芯片与芯片之间的USB3.0的TX端和RX端都是要放置100nF电容的,在设计时很多人会忽略这一点。通常,电容放置位置优先参考开发板demo,或按协议规定,板级连接靠近座子,芯片之间连接靠近发送端。

AC耦合电容的作用:host端和device端的偏置直流电压值不一样,起到隔直流作用,也可以更好的预制共模噪声。

而USB2.0要兼容原来的USB1.0和USB1.1,正负线上有同时为高或为低的状态,不能用AC耦合。

选择的电容太大的话,电容端的电压稳定时间需要比较长,信号边沿会比较缓慢,眼图的眼高变小,信号衰减。

选择的电容太小的话,根据f=1/2ΠRC,影响信号本身传输。通带的最小频率要大于传输信号的最小频率。

由于耦合电容的存在,当码型为连续0或者1的时候,电容的损耗就很大(即频率低,阻抗大),导致幅度不断降低,最严重的后果就是无法识别到底是0还是1。因此,USB3.0的8b/10b编码,就是为了尽量把低频的码型优化成较高频率的码型,从而降低阻抗带来的损耗。

如下图是USB3.0标准协议的AC Capacitor框图,cable采用的是双绞线(抗干扰和防辐射效果好)。

图片

图片

2、USB3.0 Layout

  • 由于在layout时,通常走线是0.1mm宽度左右,如果AC耦合电容的封装较大的话,如0603封装,长度1.6mm宽度0.8mm,比走线宽度大很多,根据Z=根号L/C,阻抗变低,引起阻抗不连续(有的layout会在焊盘下挖空,加大参考层之间的距离,提高阻抗,使之匹配)。因此,通常要选择小封装的,低ESR和ESL的,比如0201封装,尺寸长度0.6mm宽度0.3mm。

  • 差分对要等长(时序要求);

  • 信号线要由参考地(高速信号的回流还是从参考地回流);

3、USB3.0座子

USB3.0中有八根信号线:Vbus,D+,D-,SSTX+,SSTX-,SSRX+,SSRX-,GND。

其中,D+和D-属于USB2.0信号,SSTX+,SSTX-,SSRX+,SSRX-属于USB3.0信号。

对于接口来说,USB2.0和USB3.0的PHY是独立的。

图片

USB3.0 type-A的颜色规定是蓝色,且pin的尺寸是有差异的。

Mating Sequence:

1、host和外设的device是线屏蔽层接触;

2、Vbus和地接触;

3、USB2.0 DM DP接触;

4、USB3.0 SSRX和SSTX接触,实现热插拔。

图片

4、USB线材线径

USB3.0标准规范里也有对线材直径大小的说明,线径越小损耗越大。

对于低频来说,线径小,阻值大,损耗大。

对于高频来说,由于趋肤效应,电流倾向于在导体表面流动,线径小的横截面积也越小,交流电阻也增加,信号衰减也增加。

用USB接口供电涉及时,要注意产品的电流大小和使用的线材线径要匹配,避免线材上的压降比较大,导致板子上电压不足。

图片

图片

5、关于NRZI编码和8b/10b编码

NRZI编码:USB2.0采用的是NRZI编码,当数据为0时,电平翻转;数据为1时,电平不翻转。所以,当数据为连续的0时,数据会是一个不停翻转的波形,电压呈交流形式。而当原数据连续为1时,会呈现短暂的直流形式,即会出现一段时间电平不再变化。

对于上面的连续的电平不再变化,NRZI编码给的的解决方案是当原始数据中出现连续的7个1时,强行插入一个原始数据0,实现编码后的电来翻转,减少发送端与收入端的时钟误差而导致数据的接收错误。

8b/10b编码(USB3.0编码):将串行的数据以8bit为一个单位进行编码处理得到一个10bit的数据,具体怎么操作呢,假设原始8位数据从高到低用HGFEDCBA表示,将8位数据分成高3位HGF和低5位EDCBA两个子组。经过5B/6B编码,将低5位EDCBA映射成abcdei;高3位经过3B/4B编码,映射成fghj,最后合成abcdeifghj发送。因此,保证DC平衡(直流平衡)。

6、ESD寄生电容要求

USB1.0/1.1:信号速率12Mbps,电容要求20pF以下;

USB2.0:信号速率480Mbps,电容要求4pF以下;

USB3.0,USB3.1 Gen1,USB3.2 Gen 1x1:信号速率5Gbps,电容要求0.5pF以下;

USB3.1 Gen2,USB3.2 Genx1,USB3.2 Gen 1x2,USB4 Gen 2x1:信号速率10Gbps,电容要求0.3pF以下;

USB4 Gen 3x1:信号速率20Gbps,电容要求0.25pF以下;

图片

参考文献:

TI《用于USB接口的ESD和浪涌保护》

https://www.ti.com.cn/cn/lit/an/zhcabr8b/zhcabr8b.pdf?ts=1732486096996

TI公司《高速信号的电容要求》

https://www.ti.com.cn/cn/lit/an/zhcad11a/zhcad11a.pdf?ts=1732431665897

——END——

丛林社会,从来不相信眼泪;再多的抱怨也没有用,不会有人可怜的

推荐阅读

3米法和10米法电波暗室之间的区别icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485393&idx=1&sn=88399767b00f48eca4ea7405d9f0b4a2&chksm=e87c980edf0b111849676f64eee8cecf121743483c6ea3589425b2f449875347823911b91d2f&scene=21#wechat_redirect

网络机顶盒通过CEC待机后唤不醒案例分享icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485376&idx=1&sn=4c694d57abe52eaabbd850f422e2a074&chksm=e87c981fdf0b1109c2aecdc216f4876a243797d30addc67921aecd5194556781c450aa6056c2&scene=21#wechat_redirect

10M和100M网口的编码及EMC影响icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485360&idx=1&sn=0ce9b1b8bc30010850fca43613897d7b&chksm=e87c986fdf0b11790aaf4dab7b31afbf0ab0380c8dac75fb23ba29f01444b340ce11ba6d7136&scene=21#wechat_redirect

Type-C接口的”前世今生“icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485338&idx=1&sn=d70e8bf62c2497d290427b35e55d7be9&chksm=e87c9845df0b11539a811835425fc93d72b5ad05f2c35c22014564084a59ba675068bb575e3a&scene=21#wechat_redirect

PCB Layout走线阻值计算icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485330&idx=1&sn=39f50df9e13318b3c7a48b7d4b9ac28c&chksm=e87c984ddf0b115bc3783b3be235fbc8d17deb91c4fcc2a29673c9d7e6008a52b8f776c0094b&scene=21#wechat_redirect

网口辐射骚扰案例分享icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485329&idx=1&sn=154b1a1f6748be7e3f1fe9296af20445&chksm=e87c984edf0b11587b257990f9ff047edad23db8e1938bd34d87df00c1daf858971361774721&scene=21#wechat_redirect

低温存储开关机问题icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485319&idx=1&sn=13da835dbd486c423b5369e5bc10cf10&chksm=e87c9858df0b114e1864f09230e01b5ada7359e1c7cbdbd16fc132730e8c8e750f31fcc49ee7&scene=21#wechat_redirect

电子书籍下载,持续学习,不负韶华!icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485292&idx=1&sn=276301d7cdfd94eba3dd39fba303c8c0&chksm=e87c98b3df0b11a5a0b57025b6a3e2e4e0f6364ae47468015be7073ac47b60fa4b75eee31f37&scene=21#wechat_redirect

这个dcdc buck电路,哪个位置有问题?icon-default.png?t=O83Ahttp://mp.weixin.qq.com/s?__biz=MzIyNTU2MTI2NA==&mid=2247485302&idx=1&sn=f45831d05be083e6d604fdf82ea03e00&chksm=e87c98a9df0b11bf10541871009defa6ddd65d9b16c7c1f4d9f482bd73ab4b40cce47975a1f2&scene=21#wechat_redirect

<think>好的,用户现在问的是关于“layout布局要点”,也就是集成电路版图设计的关键要点。之前他们问过Cadence Virtuoso的常用快捷键,现在可能想进一步了解版图设计的基本原则和注意事项。 首先,我需要确定用户的需求。他们可能是学生或者刚入行的工程师,想要学习版图设计的基础知识。之前的快捷键问题说明他们已经在使用Cadence工具,现在希望从操作层面上升到设计原则层面。 接下来,我要整理版图布局的核心要点。这包括匹配性、对称性、信号完整性、电源地布局、DRC/LVS规则、寄生参数、可靠性设计等。每个要点都需要解释清楚,并举例说明,比如匹配结构中的共质心布局,避免工艺偏差的影响。 还要考虑用户可能的深层需求。他们可能在做实际项目时遇到了问题,比如信号干扰或功耗过大,需要了解如何优化布局。所以需要涵盖热管理、抗干扰设计、ESD保护等内容,这些都是实际设计中常见的问题。 另外,用户可能对工具的使用和设计流程不太熟悉,所以应该提到电路设计协同、模块化布局以及验证流程的重要性,比如LVS和DRC检查的必要性,以及如何利用仿真工具进行后仿。 需要避免使用过于专业的术语,用通俗易懂的语言解释每个要点,并结合实际例子帮助理解。同时,结构要清晰,分点列出,方便用户快速浏览和记忆。 最后,总结部分要强调理论和实践的结合,建议用户参考设计手册和工艺文档,并多练习。这样用户不仅了解理论,还能应用到实际项目中,提升设计能力。</think>以下是集成电路 **版图设计(Layout Design)** 的核心布局要点,结合工艺要求和设计规范整理,适合入门学习和实际设计参考: --- ### **1. 匹配对称性** - **器件匹配**: - 对差分对、电流镜等敏感电路,采用 **共质心(Common Centroid)** 或 **交叉耦合** 结构,抵消工艺偏差(如梯度变化)。 - 保持相同器件的 **方向、尺寸、周围环境一致**。 - **对称布线**: - 关键信号路径(如时钟、差分线)需 **对称走线**,减少寄生参数差异。 - 电源/地线尽量对称分布,避免电流密度不均。 --- ### **2. 信号完整性** - **关键信号隔离**: - 高频信号、模拟信号数字信号之间需 **物理隔离**(如添 Guard Ring 或屏蔽层)。 - 避免敏感信号线大电流/高压线平行长距离走线。 - **减小串扰**: - 增线间距,或插入地线(Shielding)隔离干扰。 - 缩短关键路径长度,降低寄生电容/电感。 --- ### **3. 电源地(Power/Ground)设计** - **低阻抗路径**: - 电源/地线采用 **宽金属线** 或 **网格结构**,减少 IR Drop 和电迁移风险。 - 多打接触孔(Contact/Via),降低连接电阻。 - **去耦电容**: - 在电源和地之间就近放置去耦电容,抑制高频噪声。 --- ### **4. 工艺规则(DRC/LVS)** - **严格遵守 DRC**: - 确保最小线宽、间距、覆盖层等符合工艺要求(如金属层最小间距、通孔尺寸)。 - **LVS 匹配**: - 版图电路图(Schematic)的器件参数、连接关系必须完全一致。 --- ### **5. 寄生参数优化** - **减少寄生电容**: - 避免长距离走线,尤其是高频信号线。 - 使用高层金属布线(高层金属寄生电容更小)。 - **避免天线效应**: - 长金属线连接多晶硅栅时,需插入跳线层(如 Metal Jumpers)或反向二极管。 --- ### **6. 可靠性设计** - **电迁移(Electromigration)**: - 大电流路径需宽金属线,并通过仿真验证电流密度是否超标。 - **闩锁效应(Latch-up)**: - 添 Guard Ring(保护环)隔离 NMOS/PMOS,尤其在 I/O 电路区域。 - **ESD 保护**: - 在输入/输出端口附近设计 ESD 结构(如二极管、GGNMOS)。 --- ### **7. 热管理** - **热点分散**: - 高功耗器件(如功率管)均匀分布,避免局部温度过高。 - 添散热通孔(Thermal Via)或连接散热层(如 Top Metal)。 --- ### **8. 抗干扰设计** - **衬底噪声隔离**: - 敏感模块(如 PLL、ADC)使用 **深 N 阱(Deep N-well)** 隔离衬底噪声。 - **避免天线效应**: - 遵守工艺提供的天线规则(Antenna Rule),必要时插入保护器件。 --- ### **9. 模块化复用** - **模块化布局**: - 将功能模块(如放大器、比较器)独立布局,便于复用和后期修改。 - **层次化设计**: - 使用 Cell 或 Hierarchy 结构管理复杂版图,提升可读性。 --- ### **10. 电路设计协同** - **寄生参数反馈**: - 提取版图寄生参数(如 RC Extract)后,需反标到电路仿真中验证性能。 - **后仿真验证**: - 通过 Post-layout Simulation 检查时序、功耗、噪声等是否达标。 --- ### **关键工具辅助** - **DRC/LVS 工具**:Calibre、Pegasus 等。 - **寄生提取工具**:Quantus、StarRC。 - **电迁移/IR Drop 分析**:Voltus、RedHawk。 --- ### **总结** 版图设计是 **工艺规则、电路性能、可靠性** 的平衡过程,需结合理论知识和实践经验。建议: 1. 熟悉工艺文档(PDK)中的设计规则; 2. 优先保证匹配性和信号完整性; 3. 通过多次迭代优化布局。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值