万事开头易-数字IC专业术语

对于初学者来讲掌握一些常用的专业术语缩写是非常必要的，这里列举了一些本人学习过程中遇到的一些专业术语。

1、EDA （Electronics Design Automation，电子设计自动化），指的是通过计算机软件辅助完成设计工作，例如编译、综合、优化、布局布线等。

2、SOC （System on Chip，片上系统），指的是包含完整系统并有软件组成的全部内容，是规模比较大的芯片，有时也表示从功能定义、软/硬件划分到设计的整个过程。

3、ASIC （Application Specific Integrated Circuit， 专用集成电路），指的是针对客户需求，从算法、架构等出发按照特定要求设计、制造的集成电路。

4、VHDL （VHSIC(Very High Speed IC) Hardware Description Language， 一种硬件描述语言)，指的是用高级语言来描述硬件电路，语法严谨，起源美国军工，国内主要用的是Verilog。

5、ARM (Acorn RISC Machine,英国公司或CPU架构），指的是全球领先的IP供应商，英国ARM公司或者其开发的RISC架构，全球智能手机、平板的架构霸主。

6、IP （Intellectual Property，知识产权），指的是集成电路设计中已经设计成熟、经过验证的模块，可以减少开发时间，避免重复劳动。IP模块主要有HDL语言形式，网表形式、版图形式三种存在形式，分别对应三类IP内核：软核（soft core）、硬核（hard core）、固核（firm core）。

7、RISC（Reduced Instruction Set Computer，精简指令集计算机），指的是一种将CPU指令格式和长度固定的、指令和寻址方式少而简单、大多指令能在一个周期完成的架构设计。

8、AHB （Advanced High performance Bus， 先进高性能总线），指的是ARM公司推出的AMB
A总线之一，包含AHB系统总线和APB外围总线。

9、AMBA （Advanced Microcontroller Bus Architecture， 高级微控制器总线架构），指的是用于ARM架构下系统芯片（SoC）设计中的一种总线架构，由安谋国际科技于1996年开发。它在超大规模集成电路设计中有着重要的作用。

10、ATPG （Auto Test Pattern Generator， 自动生成测试向量），指的是在半导体测试中使用的测试图形向量，是由程序自动生成，按照顺序将测试向量加载到器件的输入管脚，将输出信号和预算好的测试向量相比较，从而判断测试的结果。

11、DFT （Design for Test， 可测性设计），指的是为了提高芯片的测试水平采用的设计方法，是数字IC流程中的重要步骤，也是数字IC中很重要的岗位（芯片规模越高，测试成本越大，一名优秀的DFT工程师能给公司节省很多资金）。

12、BIST （Built-in Self Test， 内建自测试）， 指的是在电路设计时植入相关的功能电路，用来提供自我测试的技术，降低对自动测试设备（ATE）的依赖，本质也是降低芯片的测试成本，ATE测试真正阐释了什么叫时间就是金钱，ATE按小时收费，每小时几十到几百美金。

13、BSD （Boundray-Scan Design， 边界扫描测试），指的是为了解决PCB上芯片间的互联测试提出的一个标准，由JTAG（Jiont Testable Action Group）提出的解决方案，规定了边界扫描的测试端口、测试结构和操作指令。
边界扫描的基本原理是在器件内部的核心逻辑与I/O引脚之间插入边界扫描单元，以串行方式连接成扫描链，通过扫描输入端将测试矢量以串行扫描的方式输入，对相应的引脚状态进行设定，实现测试矢量的加载；通过扫描输出端将系统的测试响应串行输出，进行数据分析与处理，完成电路系统的故障诊断及定位。

14、DUT （Design Under Test, 待测试模块），指的是需要测试的模块，在testbench中所做设计的输入输出接到驱动和显示结果输出。

15、RTL （Register Transformation Level, 寄存器传输级），指的是用寄存器级别来描述电路，目标就是可综合，对应的上下层关系是行为级描述=>RTL级描述=>门级网表描述=>物理实现版图。

16、DSP （Digital Signal Processor，数字信号处理器），指的是一种特殊的微处理器，以数字信号来处理大量信息的器件，具有可编程性，并且实时运行速度远远高于通用的微处理器，常用在语音、视频、军事等领域。

17、FSM（Finite State Machine，有限状态自动机），指的是为研究有限内存的计算过程和某些语言类而抽象出的一种计算模型，可以在有限个不同状态之间跳转的设计。

18、STA（Static Timing Analysis，静态时序分析），指的是对数字电路的时序进行计算分析，对所有时序路径进行检查，检查在约束的时序条件中能否满足建立和保持时间，也是数字IC中关键的环节，只要在综合后，每次步骤只要改变了路径中的延时，都需要重新实现。

19、SDRAM （Synchronous Dynamic Random-access Memory，同步动态随机存取内存），指的是同步接口的动态随机存储器，使用电容来存储数据，需要定时刷新来保持数据稳定存在。

20、FPGA （Field Programmable Gate Array，现场可编程门阵列），指的是一种半定制电路，利用可编程的器件来实现芯片功能，在通信领域应用比较广泛，基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。

21、CAD （Computer Aided Design，计算机辅助设计），指的是利用计算机及其图形设备帮助设计人员进行设计工作，在芯片设计、制造等过程提供软件自动化。

22、CDC （Clock Domain Crossing，跨时钟域问题），指的是在数字电路系统中，需要在两个不同时钟驱动的系统中传输和处理数据时，需要考虑的问题，避免亚稳态的出现。

23、Semi-Stable State, 亚稳态，指的是触发器无法在某个规定时间段内达到一个可确认的状态，触发器进入亚稳态后，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。

24、DRC （Design Rule Check， 设计规则检查），指的是检查生成的版图是否符合工艺厂提供的设计规则,如宽度、间距、面积等。

25、LVS （Layout Versus Schematic， 网表一致性检查），指的是检查电路版图和门级网表是否是一一对应。

26、CRC （Cyclic Redundancy Check， 循环冗余校验码），指的是一种常用的查错校验码，检查数据传输是否出错，保证数据传输的正确。

27、CTS （Clock Tree Synthesis，时钟树综合），指的是沿着 ASIC 设计的时钟路径自动插入缓冲器（buffers）/反相器，以平衡所有时钟输入的时钟延迟。可以理解成将时钟走线尽量优化到时钟延迟和偏移尽可能地减小。

28、DMA （Direct Memory Access， 直接存储器访问），指的是一种用来提供在外设和存储器之间或者存储器和存储器之间高速数据传输的专用电路，减少CPU的操作。

29、ECO （Engineering Change Order， 工程更改），指的是在经过自动化工具处理后直接将逻辑变更插入到网表（netlist）的过程。ECO通常在制作芯片掩膜之前完成，以避免和节省完全ASIC逻辑综合、技术映射、布局、布线、布局提取和时序验证的时间。EDA工具通常提供促成此种类型ECO的增量操作模式。掩膜制作后，ECO的使用可以节省成本。

30、 MCU （Microcontroller Unit，单片微型计算机），指的是把中央处理器的频率和规格做适当缩减，并将内存、计数器、USB、A/D转换、UART、PLC、DMA等接口整合到单一芯片上，形成芯片级的计算机，为不同应用场合做组合控制。