IC后端常用术语

APR Auto place and route 自动布局布线，是数字后端版图实现的主要流程
ATPG Auto Test Pattern Generator 测试向量自动生成工具，DFT中的常见流程
BE Back End 后端，指IC设计中的后端设计流程
BIST Build in System Test 内建测试系统，DFT中的常见流程
CTS Clock tree synthesis 时钟树综合，是数字后端实现中的重要流程
DC design compiler synopsys公司的数字综合工具
DFT Design for Test 为了增强芯片可测性而采用的一种设计方法，是数字IC流程中的重要步骤
DRC Design Rule Check 生成版图后检查其是否符合工艺厂提供的设计规则,如宽度、间距、面积等。
ECO Engineering Change Order 在项目后期，只能在门级对芯片设计进行修改
FM formal 形式验证，网表与verilog进行比较
GDSII 版图layout的文件格式
GLS gate level simulation 指数字验证中的门级仿真
ICC IC Compiler synopsys公司用于自动布局布线的一款软件，很多公司都在用
INNOVUS cadence公司的数字版图实现工具
Layout 版图，指芯片最终生成的版图，类似于建筑行业中的设计图纸
LVS Layout versus Schematic 版图与电路图一致性检查，变成版图后检查其版图与门级电路是否一致
Modelsim mentor公司的数字前端仿真工具，也叫QUESTASIM
MPW Multiple Project Wafer 多项目晶圆投片，指在同一种工艺的不同芯片放在同