- 博客(18)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 数字IC设计随笔之八（初识数字后端库）
知其然知其所以然，数字后端综合亦如此!在使用ICC做数字后端的流程中，涉及了很多库文件，大多数时候，库文件由厂家提供，主要有技术文件、寄生参数文件、逻辑库和参考库，对于设计者而言，了解库文件大有裨益。
2023-02-17 21:00:00
2030
原创 STM32 Combined PWM的用法
设计往往伴随着需求,故事要从如何产生相移的PWM说起...STM32 Combined PWM模式可以实现两通道PWM波之间的AND/OR的操作，从而产生特殊的PWM．
2022-10-24 13:40:38
1724
3
原创 Ubuntu 20.04 安装Xcelium2009无法正常运行cdnshelp
/XCELIUM2009/tools.lnx86/cdnshelp/bin/64bit/cdnshelp.exe: symbol lookup error: /lib/x86_64-linux-gnu/libfontconfig.so.1: undefined symbol: FT_Done_MM_Var
2022-06-26 11:47:12
1467
4
原创 数字IC设计随笔之七（TCL脚本编程入门）
TCL简介TCL是Tool Command Language的缩写，主要应用在芯片设计领域中。TCL脚本程序是一系列命令构成的集合，在芯片设计工具中，便于流程化执行，提高效率。TCL语言与其它脚本语言perl、python类似，作为一种解释型语言，逐行解释执行，出错时将停止运行。TCL语言处理的最基本的对象是字符串，因此，不可以直接进行数学表达式的计算，但可以通过命令进行数学计算，同时可以通过命令创建特殊的数据类型，例如列表（List），数组（Array）等。TCL语言语法结构为：Command Ar
2022-05-24 10:22:33
4537
原创 数字IC设计随笔之五（Vivado调用VCS进行仿真验证）
1. 编译器件库在Vivado软件中，选择Tools》Compile Simulation Libraries，如下图所示：在simulator处选择Verilog Compiler Simulator（VCS）工具，Family选择所使用的FPGA器件系列。需要注意的是在运行Vivado时，必须保证Vivado中调用VCS时具有相应的权限，保守的操作是在同一个terminal中，先运行VCS环境变量，然后运行Vivado软件。最后点击Compile等待编译完成。2. 配置第三方仿真软件路径点击
2021-06-14 12:39:30
1285
3
原创 VS2019配置GSL库
1. GSL库编译下载vs2019下配置的gsl库，gsl源文件下载地址，解压后，在./gsl-master/build.vc下找到gsl.lib.sln并运行，如图所示：在build.vc目录下，参照gsl.readme.txt中的步骤，选择编译gslhdrs，在运行前需要设置工程属性。在gslhdrs属性页，选择VC++目录>>包含目录添加解压后的路径，然后执行生成，过程中会提示没有config.h，后来发现可以直接注释，当目前为止，注释掉后还没发现异常问题。编译完成后，在gs
2021-06-14 12:37:37
2376
原创 FPGA应用随笔之一：Vivado自定义IP设计方法
1. 创建Vivado自定义IP在vivado界面中选择菜单Tools》Create and Package New IP，在向导对话框中选择Create AXI Peripheral，创建基于AXI总线接口的IP模块定义AXI接口类型，这里可以选择Lite类型，可根据实际应用选择Full或者Stream，接口模式这里选择Slave，同时定义数据位宽和寄存器数量。保存该自定义IP至指定路径。在vivado中创建工程，添加刚创建的IP模块和仿真模块axi_vip，自动连接好模块之间的连线，设
2021-04-16 23:52:03
1694
原创 芯片测试随笔之一：采用Excel进行处理数据
在芯片设计完成后，芯片性能的测试也是关键的一步，需要掌握测试数据的分析，在基本功能测试中，采用Excel保存数据的同时，可以进行数据处理
2020-10-14 20:32:01
624
原创 数字IC设计随笔之四（从shell重定向命令说起）
Linux shell中的重定向常与文件描述符相关，常见的文件描述符为0（标准输入：键盘）、1（标准输出：显示器）和2（标准错误输出：显示器），因此，一些简单的文件相关操作可以在命令行实现，接下来将其应用到实践之中。在进行可编程存储器仿真时，往往需要将已编程的数据初始化为出厂值0xFF，在实际中，编程数据更新的简单代码如下，即把待编程值从mem数组更新至文件中。
2020-10-02 15:01:50
263
原创 数字IC设计随笔之三（如何从fsdb波形中提取信号进行分析：python+matlab）
从fsdb波形文件中提取数据进行分析首先执行命令将fsdb中的特定波形数据提取到report.txt文件中，读取文件数据至列表中，去除文件起始标志行，将文件中的有符号二进制数转换为10进制，最后通过图形显示出来。import osimport pandas as pd import numpy as np from matplotlib import pyplot as plt import bitvectoros.system("fsdbreport tb.fsdb -w 24 -s /
2020-09-23 21:46:59
3684
5
原创 数字IC设计随笔之一（Verdi自动添加波形脚本应用）
Verdi自动添加波形脚本说明在刚接触verdi时，每次查看波形都需要重新加载一遍，写了简单的脚本用于实现波形加载，没想到下载需求挺多，也有私信问如何使用，在这里将做简单的说明。脚本有三个文件，分别是genwavecmd.sh、template.cmd和wavelist.txt，其中template.cmd是Verdi波形加载的模板，之前采用的Verdi软件版本低，在新版本中执行时将出现语法错误；wavelist.txt是需要查看的信号列表，必须以相应的语法格式书写，才便于genwavecmd.sh脚本
2020-09-13 21:49:16
2990
2
Verdi自动添加信号波形脚本
2018-09-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人